-
公开(公告)号：CN116110445A
公开(公告)日：2023-05-12
申请号：CN202211370395.5
申请日：2022-11-03
Applicant: 三星电子株式会社
IPC: G11C7/18 , G11C8/14 , G11C16/10 , G06F12/0882
Abstract: 提供一种存储器装置。所述存储器装置包括存储器单元阵列和页缓冲器电路，其中，页缓冲器电路包括：页缓冲器单元，包括上部页缓冲器单元和下部页缓冲器单元；以及高速缓存单元，布置在上部页缓冲器单元与下部页缓冲器单元之间。高速缓存单元包括上部高速缓存单元和下部高速缓存单元。每个页缓冲器单元包括感测节点和通道晶体管。上部高速缓存单元共享第一组合感测节点，并且下部高速缓存单元共享第二组合感测节点。在数据传输时段中，分别包括在页缓冲器单元中的感测节点通过分别包括在页缓冲器单元中的通道晶体管的串联连接来彼此电连接。
-
公开(公告)号：CN107274929B
公开(公告)日：2023-03-10
申请号：CN201710212175.2
申请日：2017-04-01
Applicant: 三星电子株式会社
Abstract: 一种用于执行随机操作的非易失性存储器装置。一种非易失性存储器装置包括存储器单元阵列，所述存储器单元阵列包括：多个第一段，具有写入数据；多个第二段，具有定义来自所述多个第一段的编程的段的编程信息。随机化发生器被配置为对写入数据进行随机化。纠错电路被配置为对写入数据执行纠错操作。控制逻辑被配置为确定来自从存储器控制器接收的地址的编程信息，并在编程操作期间基于编程信息的确定来确定是否运行随机化发生器和纠错电路。页缓冲器被配置为在随机化和纠错操作期间存储写入数据和编程信息。
-
公开(公告)号：CN113257309A
公开(公告)日：2021-08-13
申请号：CN202010975255.5
申请日：2020-09-16
Applicant: 三星电子株式会社
IPC: G11C13/00
Abstract: 提供了一种三维(3D)存储器装置。所述三维(3D)存储器装置包括存储器单元阵列、第一感测放大器和第二感测放大器。存储器单元阵列包括分别布置在下字线与位线交叉的区域中的下存储器单元和分别布置在上字线与位线交叉的区域中的上存储器单元。第一感测放大器连接到第一下字线，并且对连接在第一位线与第一下字线之间的第一下存储器单元执行数据感测操作。第二感测放大器连接到第一上字线，并且对连接在第一位线与第一上字线之间的第一上存储器单元执行数据感测操作。对第一感测放大器和第二感测放大器数据的读取操作是并行地执行的。
-
公开(公告)号：CN118398053A
公开(公告)日：2024-07-26
申请号：CN202410099956.5
申请日：2024-01-24
Applicant: 三星电子株式会社
Abstract: 提供了页缓冲器块和包括该页缓冲器块的存储器件。所述存储器件包括：存储单元阵列，所述存储单元阵列包括多个存储单元；控制逻辑，所述控制逻辑被配置为控制针对所述多个存储单元的验证操作；以及页缓冲器块，所述页缓冲器块包括多个页缓冲器、页缓冲器译码器和验证错误去除电路，所述多个页缓冲器通过位线连接到所述存储单元阵列，所述页缓冲器译码器经由输出线输出从所述多个页缓冲器的至少一个输出通过验证操作而生成的验证信号，所述验证错误去除电路连接到所述输出线并且被配置为控制所述验证信号到所述控制逻辑的输出路径。
-
公开(公告)号：CN107403636B
公开(公告)日：2022-09-20
申请号：CN201710320596.7
申请日：2017-05-09
Applicant: 三星电子株式会社
Inventor： 平野诚
Abstract: 一种读取包括耦合到多个字线和多个位线的多个页面的非易失性存储设备的方法，其中，所述多个页面中的每一个包括存储数据的数据区域和存储标志的标志区域，所述方法包括：将第一读取电压施加到选择的字线以产生第一读出数据和第一读出标志；将第二读取电压施加到选择的字线以产生第二读出数据和第二读出标志；通过对第一读出数据和第二读出数据执行逻辑运算来产生确定数据；基于确定数据和读取标志确定移位电压；以及基于移位电压将第三读取电压施加到选择的字线以产生读取数据。
-
Patent Agency Ranking
公开(公告)号：CN110942794B
公开(公告)日：2024-11-22
申请号：CN201910462744.8
申请日：2019-05-30
Applicant: 三星电子株式会社
Abstract: 一种集成电路存储器设备，包括电阻存储器单元的阵列；以及编程电路，通过多个字线和多个位线电耦合到阵列中的电阻存储器单元的相应行和列。编程电路包括控制电路和字线驱动器，控制电路和字线驱动器被共同配置为在用写入数据编程阵列的操作期间生成字线编程电压，字线编程电压具有作为阵列中的电阻存储器单元的行和/或列地址的函数而变化的量值。根据该函数，同具有与之相关联的第一寄生电阻的第一电阻存储器单元相关联的字线编程电压的量值小于同具有与之相关联的第二寄生电阻的第二电阻存储器单元相关联的字线编程电压的量值，第二寄生电阻大于第一寄生电阻。
-
公开(公告)号：CN112216324B
公开(公告)日：2024-09-10
申请号：CN202010337657.2
申请日：2020-04-26
Applicant: 三星电子株式会社
IPC: G11C13/00
Abstract: 一种存储器装置，包括：存储器单元阵列，其包括设置在字线与位线相交的点处的存储器单元；第一解码器电路，其确定位线之中的被选择的位线和未选择的位线；第二解码器电路，其确定字线之中的被选择的字线和未选择的字线；电流补偿电路，其提供电流路径，所述电流路径从被选择的字线汲取补偿电流以补偿未选择的位线中流动的截止电流；第一感测放大器，其将被选择的字线的电压与参考电压进行比较，并输出使能信号；以及第二感测放大器，其在存储器装置的读出操作模式下在由使能信号确定的操作时间期间输出被选择的字线的电压与参考电压之间的电压差。
-
-
-
公开(公告)号：CN110942794A
公开(公告)日：2020-03-31
申请号：CN201910462744.8
申请日：2019-05-30
Applicant: 三星电子株式会社
Abstract: 一种集成电路存储器设备，包括电阻存储器单元的阵列；以及编程电路，通过多个字线和多个位线电耦合到阵列中的电阻存储器单元的相应行和列。编程电路包括控制电路和字线驱动器，控制电路和字线驱动器被共同配置为在用写入数据编程阵列的操作期间生成字线编程电压，字线编程电压具有作为阵列中的电阻存储器单元的行和/或列地址的函数而变化的量值。根据该函数，同具有与之相关联的第一寄生电阻的第一电阻存储器单元相关联的字线编程电压的量值小于同具有与之相关联的第二寄生电阻的第二电阻存储器单元相关联的字线编程电压的量值，第二寄生电阻大于第一寄生电阻。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.029 seconds)
