-
公开(公告)号：CN117677193A
公开(公告)日：2024-03-08
申请号：CN202310749745.7
申请日：2023-06-25
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器包括：衬底，所述衬底包括传输晶体管区域；外围电路结构，所述外围电路结构包括在所述传输晶体管区域上的传输晶体管；以及单元阵列结构，所述单元阵列结构位于所述外围电路结构上，并且包括沿着第一方向交替地布置的多个单元阵列区域和多个连接区域。所述单元阵列结构包括堆叠结构，所述堆叠结构包括垂直堆叠并对应地连接到所述传输晶体管的导电图案。所述堆叠结构包括在所述连接区域上的阶梯式结构。所述单元阵列结构的所述连接区域对应地与所述外围电路结构的所述传输晶体管区域交叠。
-
公开(公告)号：CN119922920A
公开(公告)日：2025-05-02
申请号：CN202411510347.0
申请日：2024-10-28
Applicant: 三星电子株式会社
Abstract: 提供了一种三维存储装置。该三维存储装置包括：存储单元阵列，在第一芯片中实现；以及外围电路，在第二芯片和沿竖直方向与第一芯片重叠的第三芯片中实现。外围电路包括：第一外围电路，在第二芯片和第三芯片中实现；第二外围电路，在第二芯片中实现并且包括至少一个高压晶体管；以及第三外围电路，在第三芯片中实现并且包括至少一个低压晶体管。第一外围电路包括：第一子外围电路，在第二芯片中实现并且包括至少一个高压晶体管；以及第二子外围电路，在第三芯片中实现并且包括至少一个低压晶体管。
-
公开(公告)号：CN114078490A
公开(公告)日：2022-02-22
申请号：CN202110641034.9
申请日：2021-06-09
Applicant: 三星电子株式会社
IPC: G11C5/06 , G11C7/10 , G11C16/04 , H01L27/11573 , H01L27/11582
Abstract: 提供了一种存储器设备。该存储器设备包括：存储器单元阵列，包括多个存储器单元；和页面缓冲器电路，设置在包括沿第一水平方向设置的主区域和高速缓存区域的页面缓冲器区域，并且包括在主区域中沿第二水平方向彼此相邻的第一页面缓冲器单元和第二页面缓冲器单元。第一页面缓冲器单元的第一读出节点包括第一下金属图案和第一上金属图案，第一上金属图案电连接到第一下金属图案。第二页面缓冲器单元的第二读出节点包括第二下金属图案和第二上金属图案，第二上金属图案电连接到第二下金属图案，并且在第二水平方向上不与第一上金属图案相邻。
-
Patent Agency Ranking
公开(公告)号：CN117789781A
公开(公告)日：2024-03-29
申请号：CN202311217496.3
申请日：2023-09-19
Applicant: 三星电子株式会社
Abstract: 提供一种非易失性存储器件，该非易失性存储器件包括具有多级结构的页缓冲器电路，其中多级结构的一级包括高电压区、第一低电压区和第二低电压区。高电压区包括连接到第一至第六位线中的一条的第一高电压晶体管和连接到第七至第十二位线中的一条的第二高电压晶体管，第一低电压区包括连接到第一高电压晶体管的第一晶体管，第二低电压区包括连接到第二高电压晶体管的第二晶体管。第一低电压区和第二低电压区中的每个具有与六条位线的节距相对应的第一宽度，高电压区具有与十二条位线的节距相对应的第二宽度。
-
公开(公告)号：CN117500274A
公开(公告)日：2024-02-02
申请号：CN202310713454.2
申请日：2023-06-15
Applicant: 三星电子株式会社
Abstract: 公开了非易失性存储器装置和包括其的存储器系统。垂直集成的非易失性存储器装置包括：外围电路结构，其中具有外围电路；以及单元阵列结构，接合到外围电路结构，并且其中具有单元区域和连接区域。单元区域包括在连接区域中交替堆叠的多个栅电极和多个绝缘层。多个栅电极包括具有阶梯形状的单元堆叠件、被配置为穿过单元区域中的单元堆叠件的多个电容器芯接触结构、以及在连接区域中连接到多个栅电极的多个电容器栅极接触结构。多个电容器芯接触结构中的每个包括(i)电连接到外围电路的第一芯导体和(ii)在第一芯导体与多个栅电极之间延伸的第一覆盖绝缘层，并且构成电容器，在电容器中，第一芯导体、第一覆盖绝缘层和多个栅电极连接到外围电路。
-
公开(公告)号：CN115359827A
公开(公告)日：2022-11-18
申请号：CN202210069001.6
申请日：2022-01-20
Applicant: 三星电子株式会社
Abstract: 一种页缓冲器电路包括连接到多个位线的多个页缓冲器。多个页缓冲器中的每一个包括：位线选择晶体管，被配置为将多个位线中的相应位线连接到感测节点；预充电电路，被配置为对感测节点进行预充电；以及动态锁存电路，被配置为将数据存储在存储节点中。多个页缓冲器中的每一个被配置为通过存储节点和感测节点之间的电荷共享来刷新存储节点中存储的数据。
-
公开(公告)号：CN117594099A
公开(公告)日：2024-02-23
申请号：CN202310873740.5
申请日：2023-07-17
Applicant: 三星电子株式会社
IPC: G11C16/10 , G11C16/24 , G06F12/0877
Abstract: 一种包括页缓冲器电路的存储器件包括：存储单元阵列，所述存储单元阵列包括多个存储单元；以及页缓冲器电路，所述页缓冲器电路包括多个页缓冲器单元和多个高速缓存锁存器，所述多个页缓冲器单元分别经由多条位线连接到所述多个存储单元，所述多个高速缓存锁存器分别对应于所述多个页缓冲器单元。所述多个页缓冲器单元均包括传输晶体管，所述传输晶体管连接到对应的感测节点并且根据传输控制信号被驱动，并且所述存储器件被配置为使得：在数据感测时段内，所述多个页缓冲器单元当中的选定页缓冲器单元的感测节点有效地连接到所述多个页缓冲器单元当中的未选页缓冲器单元的感测节点。
-
公开(公告)号：CN113948123A
公开(公告)日：2022-01-18
申请号：CN202110320133.7
申请日：2021-03-25
Applicant: 三星电子株式会社
Abstract: 提供了一种包括页面缓冲器的存储装置。存储装置包括：存储单元阵列，所述存储单元阵列包括多个存储单元；以及页面缓冲电路，所述页面缓冲电路包括：在第一水平方向上的页面缓冲单元，所述页面缓冲单元经由位线连接到所述存储单元；以及在所述第一水平方向上的高速缓冲锁存器，所述高速缓冲锁存器对应于所述页面缓冲单元，其中，每个所述页面缓冲单元包括连接到该页面缓冲单元的感测节点的一个或更多个通道晶体管，所述感测节点电连接到相应的位线。包括在每个所述页面缓冲单元中的感测节点和所述组合感测节点通过所述通道晶体管彼此电连接。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.023 seconds)
