包括页缓冲器电路的存储器件
    2.
    发明公开

    公开(公告)号:CN117594099A

    公开(公告)日:2024-02-23

    申请号:CN202310873740.5

    申请日:2023-07-17

    Abstract: 一种包括页缓冲器电路的存储器件包括:存储单元阵列,所述存储单元阵列包括多个存储单元;以及页缓冲器电路,所述页缓冲器电路包括多个页缓冲器单元和多个高速缓存锁存器,所述多个页缓冲器单元分别经由多条位线连接到所述多个存储单元,所述多个高速缓存锁存器分别对应于所述多个页缓冲器单元。所述多个页缓冲器单元均包括传输晶体管,所述传输晶体管连接到对应的感测节点并且根据传输控制信号被驱动,并且所述存储器件被配置为使得:在数据感测时段内,所述多个页缓冲器单元当中的选定页缓冲器单元的感测节点有效地连接到所述多个页缓冲器单元当中的未选页缓冲器单元的感测节点。

    页缓冲器电路和包括其的存储装置

    公开(公告)号:CN117995247A

    公开(公告)日:2024-05-07

    申请号:CN202311326627.1

    申请日:2023-10-13

    Abstract: 提供了页缓冲器电路和包括其的存储装置。所述存储装置包括存储单元阵列和页缓冲器电路,所述页缓冲器电路经由多条位线选择性地连接到存储单元的多个页缓冲器,所述多个页缓冲器中的每一者包括感测节点。在验证所述存储单元的编程状态期间,所述感测节点可以被预充电至不同的电平。例如,在验证第一编程状态期间,在第一预充电时段中,所述多个页缓冲器当中的与目标是编程为第一编程状态的第一存储单元连接的第一页缓冲器的第一感测节点被预充电至第一电平。在验证第二编程状态期间,与目标是编程为第二编程状态的第二存储单元连接的第二页缓冲器的第二感测节点被预充电至第二电平,其中,所述第二电平不同于所述第一电平。

Patent Agency Ranking