-
公开(公告)号：CN102544646A
公开(公告)日：2012-07-04
申请号：CN201110339478.3
申请日：2011-10-28
Applicant: TDK株式会社
CPC classification number: H05K3/4061 , H01P1/20345 , H05K3/4629 , Y10T29/49165
Abstract: 本发明提供一种层叠型电子部件及其制造方法，该层叠型电子部件具备包含第一配线层和第二配线层的2层以上的配线层、介于第一配线层与第二配线层之间的绝缘层、以及贯通绝缘层而将第一配线层所具备的第一导体和第二配线层所具备的第二导体电连接的贯通导体，所述贯通导体在其两端具有向第一导体或第二导体的方向直径逐渐增大的扩径部。
-
公开(公告)号：CN103026621A
公开(公告)日：2013-04-03
申请号：CN201180036187.5
申请日：2011-07-21
Applicant: TDK株式会社
CPC classification number: B32B38/0004 , B32B5/00 , B32B18/00 , B32B38/0036 , C04B2237/34 , C04B2237/343 , C04B2237/346 , C04B2237/68 , C04B2237/704 , C04B2237/76 , C04B2237/80 , H01G4/005 , H01G4/12 , H01G4/30 , H01G4/40 , H03H7/0115 , H03H2001/0085 , Y10T156/1089 , Y10T428/24058
Abstract: 包含：制作层叠了由未烧成的陶瓷材料构成的绝缘性功能层和在纵横上排列多个构成电路元件的一部分的导体的导体层的第一层叠薄片的工序；同样地制作第二层叠薄片的工序；将第一层叠薄片切断成棒状而获得第一层叠棒的工序；同样地切断第二层叠薄片而获得第二层叠棒的工序；以使第二层叠棒旋转90°而夹持于第一层叠棒与第一层叠棒之间的形式配置，将它们热压接而一体化，从而得到第三层叠薄片的工序；通过以分别包含作为第一层叠棒的一部分的第一层叠体和作为第二层叠棒的一部分的第二层叠体的形式在纵横上切断第三层叠薄片而使第三层叠薄片芯片化的工序；以及烧成芯片化了的未烧成芯片而获得第一层叠体和第二层叠体一体化了的烧结体的工序。
-
公开(公告)号：CN102544646B
公开(公告)日：2014-07-02
申请号：CN201110339478.3
申请日：2011-10-28
Applicant: TDK株式会社
CPC classification number: H05K3/4061 , H01P1/20345 , H05K3/4629 , Y10T29/49165
Abstract: 本发明提供一种层叠型电子部件及其制造方法，该层叠型电子部件具备包含第一配线层和第二配线层的2层以上的配线层、介于第一配线层与第二配线层之间的绝缘层、以及贯通绝缘层而将第一配线层所具备的第一导体和第二配线层所具备的第二导体电连接的贯通导体，所述贯通导体在其两端具有向第一导体或第二导体的方向直径逐渐增大的扩径部。
-
公开(公告)号：CN103026546A
公开(公告)日：2013-04-03
申请号：CN201180035927.3
申请日：2011-07-21
Applicant: TDK株式会社
CPC classification number: H05K1/18 , H01P1/20345 , H03H7/0115 , H03H7/0123 , H03H7/1708 , H03H7/1775 , H03H2001/0085 , H05K1/0224 , H05K1/0243 , H05K1/11 , H05K1/115 , H05K1/181
Abstract: BPF模块具备能够在表面搭载BPF芯片的安装基板以及搭载于其表面的BPF芯片，BPF芯片包括3段以上的共振器，将连接于最接近于输入端子的初段共振器和最接近于输出端子的最终段共振器之间的中间段共振器配置于芯片中央部，对于在从平面看时与芯片中心部重叠的安装基板的区域，至少从安装基板的表面遍及到配置有1层以上的内部配线层中的最上层的内部配线层的深度位置为止地设置未配置接地电极的接地非配置部。由此，防止中间段共振器与安装基板的接地电极的耦合，并且防止中间段共振器的Q的降低并防止插入损耗的增大。
-
公开(公告)号：CN102985983A
公开(公告)日：2013-03-20
申请号：CN201180034187.1
申请日：2011-09-07
Applicant: TDK株式会社
CPC classification number: H01F17/0013 , H01F2017/004
Abstract: 层叠型电子部件包含第一层叠体、具备表面配线层并且接合于第一层叠体的第二层叠体；第一层叠体与第二层叠体的配线层互相垂直，第一层叠体具有配置于第一配线层的第一电感器用导体、配置于第二配线层的第二电感器用导体，第二层叠体具有以第一电感器用导体以及第二电感器用导体形成线圈状的电感器的方式在与第一层叠体的接合面上电连接第一电感器用导体的端部和第二电感器用导体的端部的连接导体。
-
Patent Agency Ranking
公开(公告)号：CN102738541B
公开(公告)日：2015-08-12
申请号：CN201210089823.7
申请日：2012-03-30
Applicant: TDK株式会社
IPC: H01P1/203
CPC classification number: H01P1/20345 , H03H7/12 , H03H2001/0085
Abstract: 本发明提供一种层叠型带通滤波器，带通滤波器具备包括多个电介质层的层叠体和设置在层叠体内的第一至第三谐振器。在电路结构上，第二谐振器位于第一和第三谐振器之间。第一谐振器包括第一电感器和第一电容器，第二谐振器包括第二电感器和第二电容器，第三谐振器包括第三电感器和第三电容器。第二电感器相对于第一以及第三电感器配置在电介质层的层叠方向的不同的位置。第二电感器的电感比第一以及第三电感器的电感小，第二电容器的电容比第一以及第三电容器的电容大。
-
公开(公告)号：CN102985983B
公开(公告)日：2015-03-25
申请号：CN201180034187.1
申请日：2011-09-07
Applicant: TDK株式会社
CPC classification number: H01F17/0013 , H01F2017/004
Abstract: 层叠型电子部件包含第一层叠体、具备表面配线层并且接合于第一层叠体的第二层叠体；第一层叠体与第二层叠体的配线层互相垂直，第一层叠体具有配置于第一配线层的第一电感器用导体、配置于第二配线层的第二电感器用导体，第二层叠体具有以第一电感器用导体以及第二电感器用导体形成线圈状的电感器的方式在与第一层叠体的接合面上电连接第一电感器用导体的端部和第二电感器用导体的端部的连接导体。
-
公开(公告)号：CN103026546B
公开(公告)日：2015-04-08
申请号：CN201180035927.3
申请日：2011-07-21
Applicant: TDK株式会社
CPC classification number: H05K1/18 , H01P1/20345 , H03H7/0115 , H03H7/0123 , H03H7/1708 , H03H7/1775 , H03H2001/0085 , H05K1/0224 , H05K1/0243 , H05K1/11 , H05K1/115 , H05K1/181
Abstract: BPF模块具备能够在表面搭载BPF芯片的安装基板以及搭载于其表面的BPF芯片，BPF芯片包括3段以上的共振器，将连接于最接近于输入端子的初段共振器和最接近于输出端子的最终段共振器之间的中间段共振器配置于芯片中央部，对于在从平面看时与芯片中心部重叠的安装基板的区域，至少从安装基板的表面遍及到配置有1层以上的内部配线层中的最上层的内部配线层的深度位置为止地设置未配置接地电极的接地非配置部。由此，防止中间段共振器与安装基板的接地电极的耦合，并且防止中间段共振器的Q的降低并防止插入损耗的增大。
-
公开(公告)号：CN103026621B
公开(公告)日：2015-01-07
申请号：CN201180036187.5
申请日：2011-07-21
Applicant: TDK株式会社
CPC classification number: B32B38/0004 , B32B5/00 , B32B18/00 , B32B38/0036 , C04B2237/34 , C04B2237/343 , C04B2237/346 , C04B2237/68 , C04B2237/704 , C04B2237/76 , C04B2237/80 , H01G4/005 , H01G4/12 , H01G4/30 , H01G4/40 , H03H7/0115 , H03H2001/0085 , Y10T156/1089 , Y10T428/24058
Abstract: 包含：制作层叠了由未烧成的陶瓷材料构成的绝缘性功能层和在纵横上排列多个构成电路元件的一部分的导体的导体层的第一层叠薄片的工序；同样地制作第二层叠薄片的工序；将第一层叠薄片切断成棒状而获得第一层叠棒的工序；同样地切断第二层叠薄片而获得第二层叠棒的工序；以使第二层叠棒旋转90°而夹持于第一层叠棒与第一层叠棒之间的形式配置，将它们热压接而一体化，从而得到第三层叠薄片的工序；通过以分别包含作为第一层叠棒的一部分的第一层叠体和作为第二层叠棒的一部分的第二层叠体的形式在纵横上切断第三层叠薄片而使第三层叠薄片芯片化的工序；以及烧成芯片化了的未烧成芯片而获得第一层叠体和第二层叠体一体化了的烧结体的工序。
-
公开(公告)号：CN102738541A
公开(公告)日：2012-10-17
申请号：CN201210089823.7
申请日：2012-03-30
Applicant: TDK株式会社
IPC: H01P1/203
CPC classification number: H01P1/20345 , H03H7/12 , H03H2001/0085
Abstract: 本发明提供一种层叠型带通滤波器，带通滤波器具备包括多个电介质层的层叠体和设置在层叠体内的第一至第三谐振器。在电路结构上，第二谐振器位于第一和第三谐振器之间。第一谐振器包括第一电感器和第一电容器，第二谐振器包括第二电感器和第二电容器，第三谐振器包括第三电感器和第三电容器。第二电感器相对于第一以及第三电感器配置在电介质层的层叠方向的不同的位置。第二电感器的电感比第一以及第三电感器的电感小，第二电容器的电容比第一以及第三电容器的电容大。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.02 seconds)
