-
公开(公告)号：CN118485041A
公开(公告)日：2024-08-13
申请号：CN202410556927.7
申请日：2024-05-07
Applicant: 鹏城实验室
IPC: G06F30/398
Abstract: 本申请公开了一种电路并行重写方法、装置、设备及存储介质，涉及集成电路设计领域，本申请在并行重写的过程中将基于待重写电路中与所述并行等级匹配的电路节点，从待重写电路中提取锥结构局部电路得到局部电路集，其中，与并行等级匹配的电路节点的节点等级均相同；基于预设重写算法并行对所述局部电路集中的锥结构局部电路进行重写得到重写局部电路集。由于进行并行重写的锥结构局部电路均是基于相同等级的电路节点提取到的，故每次参与并行重写的锥结构局部电路之间是不存在有电路节点重叠的，在并行重写的过程中，就不会出现删除重复节点的冲突，从而可以保证电路可顺利的并行重写，达到减少电路整体重写时间的目的，提升电路重写效率。
Search Results
1
records
(took 0.017 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
