公开(公告)号：CN102301375B

公开(公告)日：2014-09-10

申请号：CN201080006319.5

申请日：2010-01-13

Applicant: 飞思卡尔半导体公司

Inventor： 劳伦斯·L·卡塞 ,  阿萨夫·阿史克纳茨 ,  鲁齐尔·查布拉 ,  卡林·R·科维 ,  戴维·H·哈特利 ,  特洛伊·E·麦克基 ,  阿利斯泰尔·N·缪尔 ,  马克·D·雷德曼 ,  托马斯·E·特卡奇克 ,  约翰·J·瓦利卡 ,  罗德尼·D·焦乌科夫斯基

IPC: G06F11/36

CPC classification number: G06F11/3656 ,  H04L9/3247 ,  H04L9/3271

Abstract: 在第一方的方向下，集成电路(IC)设备(202)被配置为：通过使用IC设备(202)的密钥(321、322)和在IC设备(202)处生成的挑战值(324)的挑战/响应过程，经由第一方的认证来临时启用对IC设备(202)的调试接口(216)的访问。然后，第一方可以经由调试接口(216)来进行对IC设备(202)的软件评估。响应于没有从软件评估识别出IC设备(202)的问题，第一方可以在认证时永久启用对调试接口(216)的开放访问，并且向第二方提供IC设备(202)。在第二方的方向下，经由第一方永久开放的调试接口(216)来进行对IC设备(202)的硬件评估。

公开(公告)号：CN102301375A

公开(公告)日：2011-12-28

申请号：CN201080006319.5

申请日：2010-01-13

Applicant: 飞思卡尔半导体公司

Inventor： 劳伦斯·L·卡塞 ,  阿萨夫·阿史克纳茨 ,  鲁齐尔·查布拉 ,  卡林·R·科维 ,  戴维·H·哈特利 ,  特洛伊·E·麦克基 ,  阿利斯泰尔·N·缪尔 ,  马克·D·雷德曼 ,  托马斯·E·特卡奇克 ,  约翰·J·瓦利卡 ,  罗德尼·D·焦乌科夫斯基

IPC: G06F21/22 ,  G06F11/36

CPC classification number: G06F11/3656 ,  H04L9/3247 ,  H04L9/3271

Abstract: 在第一方的方向下，集成电路(IC)设备(202)被配置为：通过使用IC设备(202)的密钥(321、322)和在IC设备(202)处生成的挑战值(324)的挑战/响应过程，经由第一方的认证来临时启用对IC设备(202)的调试接口(216)的访问。然后，第一方可以经由调试接口(216)来进行对IC设备(202)的软件评估。响应于没有从软件评估识别出IC设备(202)的问题，第一方可以在认证时永久启用对调试接口(216)的开放访问，并且向第二方提供IC设备(202)。在第二方的方向下，经由第一方永久开放的调试接口(216)来进行对IC设备(202)的硬件评估。

公开(公告)号：CN100555256C

公开(公告)日：2009-10-28

申请号：CN200480029718.8

申请日：2004-09-22

Applicant: 飞思卡尔半导体公司

Inventor： 瑞安·D·贝德威尔 ,  阿纳尔多·R·克鲁斯 ,  约翰·J·瓦利卡 ,  威廉·C·莫耶

IPC: G06F13/24

CPC classification number: G06F13/364

Abstract: 本发明涉及通信操纵，更特别地，涉及供多主控器共享的资源系统之用的通信操纵。本发明提供了一种数据处理系统及其方法。该数据处理系统包括：系统总线；耦合在系统总线上的第一总线主控器；耦合在系统总线上的第二总线主控器；耦合在系统总线上并且可由第一总线主控器和第二总线主控器使用的资源，其中该资源被配置成为由所述第一总线主控器和所述第二总线主控器中的至少一个所拥有。进一步地，资源在该资源和第一总线主控器和第二总线主控器中的至少一个之间建立通信路径，其中该通信路径用于在资源和第一总线主控器和第二总线主控器中的至少一个之间传送至少一个附加信号，并且其中通信路径由资源确定。

公开(公告)号：CN1867904A

公开(公告)日：2006-11-22

申请号：CN200480029718.8

申请日：2004-09-22

Applicant: 飞思卡尔半导体公司

Inventor： 瑞安·D·贝德威尔 ,  阿纳尔多·R·克鲁斯 ,  约翰·J·瓦利卡 ,  威廉·C·莫耶

IPC: G06F13/24

CPC classification number: G06F13/364

Abstract: 在具有与存储器阵列连接的处理器(18)的处理系统(12)的低电力模式期间，在存储器阵列(28)内消除了泄漏电流。因为创建了两个电源层，所以在存储器阵列(28)掉电的时候，在绕过该存储阵列(28)的同时使用系统存储器(80)，处理器(18)可以继续执行指令。开关(56)响应由指令的执行或由在系统内除该处理器外的某处的发信的源产生的处理器－起动的控制，有选择地去除至电源电压端子的电连通性。在刚一恢复存储器阵列(28)的电源的时候，数据可以或可以不需要标记为不可用的，这取决于设置了该存储器阵列的两个电源层支持阵列中的哪一个。预定的标准可以用于控制电源的恢复的计时。可以实现多个阵列以独立地降低泄漏电流。