-
公开(公告)号：CN102566970B
公开(公告)日：2016-06-01
申请号：CN201110293438.X
申请日：2011-09-21
Applicant: 飞思卡尔半导体公司
Inventor： 威廉·C·莫耶
IPC: G06F9/30
CPC classification number: G06F9/3004 , G06F9/30047 , G06F9/3834 , G06F12/0888
Abstract: 用于处理具有高速缓存旁路的修饰指令的数据处理器。提供一种方法，包括：确定数据处理指令(300)是否是具有高速缓存旁路的修饰存取指令；以及确定数据处理指令是否生成对高速缓存(43)的高速缓存命中。当确定数据处理指令是具有高速缓存旁路的修饰存取指令并且确定数据处理指令生成高速缓存命中时，该方法进一步包括：使与高速缓存命中相关联的高速缓存的高速缓存入口无效；以及通过存储器(40)的存储器控制器(72)在由数据处理器指令的目标地址指定的存储器中的位置上执行由数据处理器指令指定的修饰操作，其中执行修饰存取包括：存储器控制器执行存储器中位置的值的读取、修改该值以生成修改值以及将该修改值写入该位置。
-
公开(公告)号：CN102216904B
公开(公告)日：2014-08-27
申请号：CN200980146148.3
申请日：2009-10-29
Applicant: 飞思卡尔半导体公司
CPC classification number: G06F11/0793 , G06F11/073 , G06F12/0802
Abstract: 数据处理系统(10)和操作方法，数据处理系统具有连接至高速缓存(26)的处理器(30)。高速缓存控制电路(38)连接至高速缓存并且执行错误检测。用户可编程错误动作控制寄存器(48)存储用于当检测到高速缓存错误时选择将被采用的一种类型的错误动作的控制值。控制值的第一值允许处理对处理器透明的高速缓存错误，并且第二值允许通过采用对处理器可见的异常来处理高速缓存错误。响应于控制值的其他值，可以采用对检测到的错误的多种代替动作，包括错误校正或高速缓存行无效。
-
公开(公告)号：CN103678112A
公开(公告)日：2014-03-26
申请号：CN201310384852.0
申请日：2013-08-29
Applicant: 飞思卡尔半导体公司
CPC classification number: G06F11/3636
Abstract: 本发明公开了用于处理观察点的数据处理器装置及其方法。在数据处理器的操作的调试模式期间，启用集成电路的操作的调试跟踪模式。响应于操作的调试跟踪模式被启用，跟踪信息(701)被存储在集成电路的存储器中。如果用跟踪信息将存储器填充到特定水平（702-Y），响应于检测到观察点的发生，从存储器中清除跟踪信息。
-
公开(公告)号：CN101495964B
公开(公告)日：2013-04-24
申请号：CN200680016232.X
申请日：2006-03-24
Applicant: 飞思卡尔半导体公司
Inventor： 威廉·C·莫耶
IPC: G06F9/45
CPC classification number: G06F11/3648
Abstract: 一种用于对数据处理系统的处理器内核(103)的操作透明地从数据处理系统获得翻译信息的系统。在一个实施例中，处理器包括处理器内核(103)和存储器管理电路(105)。该存储器管理电路存储翻译信息。该数据处理系统包括调试电路，用于获得存储在存储器管理电路中的翻译信息，并且向外部提供该信息。
-
公开(公告)号：CN101558389A
公开(公告)日：2009-10-14
申请号：CN200780045980.5
申请日：2007-12-12
Applicant: 飞思卡尔半导体公司
IPC: G06F12/00
CPC classification number: G06F9/3834 , G06F9/30043 , G06F9/30181
Abstract: 一种方法包括：在处理设备接收存储器访问指令(402)，其中该指令包括代表保护访问策略的保护访问说明符。该方法进一步包括：在处理设备执行由根据保护访问策略的存储器访问指令所表示的存储器访问(408)。处理设备(100)包括处理器核心(110)，其被配置为基于存储器访问指令(300)的保护访问说明符(310)确定用于存储器访问指令的保护访问策略。处理设备(100)进一步包括存储器管理单元(112)，其被配置为基于保护访问策略促进由该存储器访问指令表示的存储器访问。
-
Patent Agency Ranking
公开(公告)号：CN100481058C
公开(公告)日：2009-04-22
申请号：CN200480024425.0
申请日：2004-08-30
Applicant: 飞思卡尔半导体公司
Inventor： 威廉·C·莫耶 , 詹姆斯·M·诺里斯 , 菲利普·E·马伊 , 肯特·唐纳德·莫特 , 雷蒙德·B·埃西克四世 , 布赖恩·杰夫里·卢卡斯
IPC: G06F15/00
CPC classification number: G06F9/30181 , G06F9/3001 , G06F9/30036 , G06F9/30043 , G06F9/3455
Abstract: 可使用各种加载与存储指令在寄存器文件(元件34)中的寄存器和存储器(元件12)间传送多个矢量分量。可使用cnt参数表示将向或从存储器传送的分量的总数，并且可使用rcnt参数表示向或从寄存器文件中的单个寄存器传送的矢量分量的最大数量。另外，这些指令可使用各种不同的寻址模式。可独立于该寄存器分量大小指定该存储器分量大小，使得指令中的源与目标的大小可不相同。通过一些指令，可发起矢量流，并条件入队或出队。可提供截短或舍入字段，使得在传送时可截短或舍入源数据分量。另外，可在传送时对源数据分量进行有符号或无符号扩展。
-
公开(公告)号：CN100472453C
公开(公告)日：2009-03-25
申请号：CN03812624.9
申请日：2003-05-07
Applicant: 飞思卡尔半导体公司
CPC classification number: G06F9/30123 , G06F9/30134
Abstract: 本发明公开一种数据处理系统(10)，具有多寄存器上下文(34、35、36)。本发明的一个实施例使用用于多寄存器上下文的每个上下文的用户可编程上下文控制寄存器(140)来允许将部分替换寄存器上下文映射成当前的寄存器上下文。上下文控制寄存器也可用于提供公共堆栈指针在多寄存器上下文中的共享。因此，当操作在当前的寄存器上下文中时，上下文控制寄存器可用于访问部分替换寄存器上下文，而不是访问当前寄存器上下文的相应部分。
-
公开(公告)号：CN101027656A
公开(公告)日：2007-08-29
申请号：CN200580032682.3
申请日：2005-09-01
Applicant: 飞思卡尔半导体公司
CPC classification number: G06F13/368
Abstract: 总线主控(112)可基于当前待定存取的一个或多个特性来选择性地收回当前待定存取。这样，总线主控可以更好地控制其存取请求。一个或多个特性可包括，例如，存取类型(例如，读/写、指令/数据、突发/非突发等等)、存取的顺序或次序、正在被存取的地址(例如，正在被存取的地址范围或者正在被存取的设备)、请求收回的总线主控(例如，在多主控系统中)、或者上述任意组合。总线仲裁(216)还可基于当前待定存取请求或后续存取请求的一个或多个特性来选择性收回当前待定存取请求以便后续存取请求。这些特性可包括上面所列出的任何一个、请求主控的优先级(例如，请求主控之间的优先级delta)、请求主控的其他属性、或上述的任意组合。
-
公开(公告)号：CN1230758C
公开(公告)日：2005-12-07
申请号：CN02809465.4
申请日：2002-05-15
Applicant: 飞思卡尔半导体公司
Inventor： 威廉·C·莫耶
IPC: G06F13/364 , G06F13/30
CPC classification number: G06F13/30 , G06F13/364
Abstract: 总线仲裁器(34)在信息脉冲处理期间监测通过共用数据总线(12)传送的与信息类型有关的特征。可通过解码后的值来对用户控制仲裁策略寄存器(56)进行编程，从而控制是否允许由于总线主控器请求而中断。可使用不同因素确定中断允许。这些因素的例子包括请求设备的类型，脉冲处理是有界还是无界，系统存储器是读还是写处理以及请求总线控制权的特定设备的标识。
-
公开(公告)号：CN102567255B
公开(公告)日：2017-03-01
申请号：CN201110308443.3
申请日：2011-10-12
Applicant: 飞思卡尔半导体公司
Inventor： 威廉·C·莫耶
IPC: G06F13/28
CPC classification number: G06F12/0831
Abstract: 公开了一种具有监听请求选择性无效的数据处理系统和用于其的方法。数据处理系统包括系统互连(12)、耦合到系统互连的处理器(14)以及耦合到系统互连的高速缓存一致性管理器(CCM)(18)。处理器包括高速缓存(28)。一种方法包括：由CCM生成对处理器的高速缓存的一个或多个监听请求；将对处理器的高速缓存的一个或多个监听请求存储在监听队列中；设置高速缓存启用指示符来指示处理器的高速缓存将被禁用；响应于设置高速缓存启用指示符来指示处理器的高速缓存将被禁用，而选择性地使对处理器的高速缓存的一个或多个监听请求无效，其中基于处理器的无效监听队列指示符来执行选择性无效；和禁用高速缓存。
-
-
-
-
-
-
-
-
-
Search Results
62
records
(took 0.039 seconds)
