-
公开(公告)号：CN119125310A
公开(公告)日：2024-12-13
申请号：CN202310694030.6
申请日：2023-06-12
Applicant: 重庆长安汽车股份有限公司
Abstract: 本发明提供一种芯片的晶圆级分层失效分析和制样方法，先对芯片样品进行预处理，之后通过对晶粒进行定位，根据其平面投影进行研磨减薄作初步处理，然后再进行目标样品裁剪，之后继续进行平面研磨去除BGA焊球，并将其依次投入第一、第二及第三化学试剂中进行反应，以最大程度地释放封装结构的残余应力，减小制样过程中对失效形貌的破坏，获取脱离的裸晶粒，最后利用超声波声学显微镜对裸晶粒进行扫描分析，以确定先进工艺芯片是否存在潜在的低介电常数绝缘层分层不良、并确定分层不良的具体位置。本发明可有效改善分析过程中因外部应力导致样品破坏的技术问题，方便后续对失效位置进行精准的聚焦离子束FIB等物理破坏性分析。
-
公开(公告)号：CN115014892A
公开(公告)日：2022-09-06
申请号：CN202210598544.7
申请日：2022-05-30
Applicant: 重庆长安汽车股份有限公司
Inventor： 邓晓
Abstract: 本发明公开了一种封装芯片失效分析样品的制备方法，其包括如下步骤：步骤一，提供待分析封装芯片；步骤二，采用丙酮浸泡待分析封装芯片，拆除散热盖并擦除晶粒表面的散热胶；步骤三，将多块第一硅片粘接在基板临近晶粒的位置；步骤四，在晶粒顶面粘接固定盖玻片；步骤五，进行混合胶冷埋镶嵌，使得待分析封装芯片固化在透明环氧树脂内部；步骤六，研磨基板底面，使得基板减薄以接近晶粒，并将第二硅片粘接在基板底面；步骤七，沿晶粒侧面研磨第一硅片至待观察的芯片位置，得到封装芯片失效分析样品。其能够避免截面研磨过程中因外部应力的引入导致的芯片结构破坏，提高制样成功率并保持晶粒的原有状态，保障了后续截面形貌观察的效果。
-
公开(公告)号：CN115014892B
公开(公告)日：2024-09-20
申请号：CN202210598544.7
申请日：2022-05-30
Applicant: 重庆长安汽车股份有限公司
Inventor： 邓晓
Abstract: 本发明公开了一种封装芯片失效分析样品的制备方法，其包括如下步骤：步骤一，提供待分析封装芯片；步骤二，采用丙酮浸泡待分析封装芯片，拆除散热盖并擦除晶粒表面的散热胶；步骤三，将多块第一硅片粘接在基板临近晶粒的位置；步骤四，在晶粒顶面粘接固定盖玻片；步骤五，进行混合胶冷埋镶嵌，使得待分析封装芯片固化在透明环氧树脂内部；步骤六，研磨基板底面，使得基板减薄以接近晶粒，并将第二硅片粘接在基板底面；步骤七，沿晶粒侧面研磨第一硅片至待观察的芯片位置，得到封装芯片失效分析样品。其能够避免截面研磨过程中因外部应力的引入导致的芯片结构破坏，提高制样成功率并保持晶粒的原有状态，保障了后续截面形貌观察的效果。
-
公开(公告)号：CN116072622A
公开(公告)日：2023-05-05
申请号：CN202310059264.3
申请日：2023-01-19
Applicant: 重庆长安汽车股份有限公司
IPC: H01L23/31 , H01L23/522 , H01L25/18 , H01L21/50 , H01L21/56 , H01L21/768
Abstract: 本发明公开了一种芯片堆叠封装结构及封装方法，包括第一重布线层、位于所述第一重布线层下方的第二重布线层、设置于所述第一重布线层和所述第二重布线层之间的塑封层以及连接所述第一重布线层和所述第二重布线层的电性连通结构，所述塑封层内包裹有沿着垂直于芯片表面方向堆叠的第一芯片和第二芯片，所述第一芯片位于第二芯片的上方，所述第一芯片的正面与所述第一重布线层连接固定，所述第二芯片的正面与所述第二重布线层连接固定，所述第一芯片的背面与所述第二芯片的背面粘合固定，所述电性连通结构不与第一芯片和第二芯片交叠。其能够利用多层重布线扇出立体结构解决TSV带来的应用难题，高效、灵活、低成本地完成芯片堆叠封装。
-
-
-
Search Results
4
records
(took 0.022 seconds)
