-
公开(公告)号：CN111289014B
公开(公告)日：2022-11-08
申请号：CN201811526399.1
申请日：2018-12-13
Applicant: 财团法人工业技术研究院
Abstract: 一种位置编码装置与方法，位置编码装置包括感测装置、滤波装置、校正装置与补偿装置。感测装置感测移动装置的运动，产生第一与第二信号。滤波装置对第一与第二信号滤波，以产生第一与第二滤波信号。校正装置对第一与第二滤波信号进行撷取，取得第一与第二滤波信号的时间和相位信息，并对第一与第二滤波信号进行增益及偏移校正，且通过第一与第二回授信号及第一与第二滤波信号的时间和相位信息，对第一与第二滤波信号进行相位校正，以产生第一与第二校正信号。补偿装置依据查询表，对第一与第二校正信号进行补偿，以产生第一与第二位置编码信号。
-
公开(公告)号：CN103093810A
公开(公告)日：2013-05-08
申请号：CN201310013602.6
申请日：2013-01-15
Applicant: 财团法人工业技术研究院
CPC classification number: G11C7/1072 , G11C13/0002 , G11C13/004 , G11C13/0069 , G11C2013/0047 , G11C2013/0054 , G11C2013/0076
Abstract: 一种电阻式存储器装置，包括存储器阵列、读取电路、写回逻辑电路以及写回电路。读取电路读取一被选择的存储器单元内所存储的数据，并产生第一控制信号。写回逻辑电路根据第一控制信号与第二控制信号产生写回控制信号。写回电路根据写回控制信号以及一写回电压对被选择的存储器单元执行写回操作，使得被选择的存储器单元的一电阻状态由一低电阻状态转换为一高电阻状态，并且根据被选择的存储器单元的电阻状态产生第二控制信号。
-
公开(公告)号：CN113033792B
公开(公告)日：2024-11-01
申请号：CN202011535857.5
申请日：2020-12-23
Applicant: 财团法人工业技术研究院
IPC: G06N3/063 , G06N3/096 , G06N3/0464
Abstract: 一种神经网络运算装置及方法。神经网络运算装置包括第一神经元电路及第二神经元电路。第一神经元电路是用以执行神经网络算法中特征图样固定的至少一个运算层的神经网络运算。第二神经元电路是用以执行神经网络算法中特征图样不固定的至少一个运算层的神经网络运算。其中，第一神经元电路的效能大于第二神经元电路。
-
公开(公告)号：CN118157644A
公开(公告)日：2024-06-07
申请号：CN202310003193.5
申请日：2023-01-03
Applicant: 财团法人工业技术研究院
IPC: H03K17/687 , H03K17/041
Abstract: 一种开关电路包含传输门、各包含第一晶体管及第二晶体管的二基极控制子电路、第三晶体管及第四晶体管。传输门具有二输入输出端、二栅极控制端及二基极控制端，且用于依据二栅极控制端的电压使二输入输出端彼此导通或截止。二基极控制子电路、第三晶体管及第四晶体管形成一双端平衡电路结构并电性连接于传输门，所述双端平衡电路根据传输门的输入输出端的电压调整基极控制端的电压。
-
公开(公告)号：CN115133916A
公开(公告)日：2022-09-30
申请号：CN202111457919.X
申请日：2021-12-02
Applicant: 财团法人工业技术研究院
IPC: H03K17/62
Abstract: 一种阵列开关电路系统，包含排列成一阵列的多个接点单元，其中每一接点单元包含导电垫、第一行通道、第一列通道、衔接通道、第二行通道及第二列通道。第一行通道设置有第一开关元件。第一列通道连接于第一行通道且设置有第二开关元件。衔接通道连接导电垫至第一行通道或第一列通道。第二行通道通过第三开关元件连接于导电垫。第二列通道通过第四开关元件连接于导电垫。具有相同行位置的接点单元的第一行通道彼此连接且第二行通道彼此连接。具有相同列位置的接点单元的第一列通道彼此连接且第二列通道彼此连接。
-
Patent Agency Ranking
公开(公告)号：CN113901390A
公开(公告)日：2022-01-07
申请号：CN202010769141.5
申请日：2020-08-03
Applicant: 财团法人工业技术研究院
IPC: G06F17/16 , G06F7/52 , G11C11/408 , G11C11/4094 , G11C11/4097
Abstract: 本发明提供一种内存内计算单元，其包括存储单元电路、第一半导体组件、第二半导体组件以及第三半导体组件。第一半导体组件的第一端耦接至第一运算位线。第一半导体组件的控制端耦接至运算字线。第二半导体组件的控制端耦接至存储单元电路。第二半导体组件的第一端耦接至第一半导体组件的第二端。第三半导体组件的第一端耦接至第二半导体组件的第二端。第三半导体组件的第二端耦接至第二运算位线。第三半导体组件的控制端接收偏压电压。
-
公开(公告)号：CN112183734A
公开(公告)日：2021-01-05
申请号：CN201911391920.X
申请日：2019-12-30
Applicant: 财团法人工业技术研究院
Abstract: 一种神经元电路，包括神经元阵列。神经元阵列包括多个半导体元件，其中半导体元件的每一者分别储存有权重值以产生相对应的输出电流、輸出电压或输出电阻。主要原因是半导体元件阵列分别接收多个输入讯号，通过改变神经元阵列中半导体元件的尺寸、半导体元件的耦接关系或透过控制电压来分别产生出不同的输出电流、输出电压或输出电阻，达成类神经网路所需要的运算结果。
-
公开(公告)号：CN111289014A
公开(公告)日：2020-06-16
申请号：CN201811526399.1
申请日：2018-12-13
Applicant: 财团法人工业技术研究院
Abstract: 一种位置编码装置与方法，位置编码装置包括感测装置、滤波装置、校正装置与补偿装置。感测装置感测移动装置的运动，产生第一与第二信号。滤波装置对第一与第二信号滤波，以产生第一与第二滤波信号。校正装置对第一与第二滤波信号进行撷取，取得第一与第二滤波信号的时间和相位信息，并对第一与第二滤波信号进行增益及偏移校正，且通过第一与第二回授信号及第一与第二滤波信号的时间和相位信息，对第一与第二滤波信号进行相位校正，以产生第一与第二校正信号。补偿装置依据查询表，对第一与第二校正信号进行补偿，以产生第一与第二位置编码信号。
-
公开(公告)号：CN108075765A
公开(公告)日：2018-05-25
申请号：CN201710845807.9
申请日：2017-09-19
Applicant: 财团法人工业技术研究院
IPC: H03K19/0175
CPC classification number: G01D3/022 , G01B2210/60 , G01D18/008 , H03K17/30
Abstract: 根据本发明的一实施例提供了一种感测器接口电路和感测器输出调整方法。感测器接口电路包括一处理器以及一增益控制电路。处理器取得一感测器的一线性区间的信息以设定对应所述感测器的一配置。增益控制电路耦接所述处理器，对对应所述线性区间的一最大电性值以及一最小电性值执行一归零操作，以及根据一模拟至数字转换器的一最大输入范围，对所述线性区间的一斜率执行一输出全摆幅控制操作，其中所述模拟至数字转换器是所述感测器接口电路的一次级电路。
-
公开(公告)号：CN105304607A
公开(公告)日：2016-02-03
申请号：CN201410530860.6
申请日：2014-10-10
Applicant: 财团法人工业技术研究院
IPC: H01L23/522
CPC classification number: H01F27/2804 , H01F2027/2809 , H01L2924/0002 , H01L2924/00
Abstract: 一种三维对称型垂直变压器包括主线圈的第一与第二路径位于对称线的不同侧。第一与第二路径的第一端分别为主线圈的第一端与第二端。第一与第二路径的第二端相互连接。第一路径的二部份路径以硅穿孔相互连接。第二路径的二部份路径以硅穿孔相互连接。变压器的副线圈的第三与第四路径位于对称线的不同侧。第三与第四路径的第一端分别为副线圈的第一端与第二端。第三与第四路径的第二端相互连接。第三路径的二部份路径以硅穿孔相互连接。第四路径的二部份路径以硅穿孔相互连接。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.031 seconds)
