-
公开(公告)号：CN114650379A
公开(公告)日：2022-06-21
申请号：CN202111281418.0
申请日：2021-11-01
Applicant: 豪威科技股份有限公司
IPC: H04N5/374 , H04N5/3745 , H04N5/369 , G09G3/3225
Abstract: 本申请案涉及用于空间信息提取的事件驱动像素。一种事件驱动传感器包含光电二极管的布置，所述光电二极管的布置包含由外部部分横向环绕的内部部分。外部像素单元电路经耦合以响应于由所述外部部分生成的光电流而生成外部像素值。所述外部像素值是表示所述光电二极管的布置上的入射光的亮度的平均值的合并信号。内部像素单元电路经耦合到所述内部部分以响应于由所述内部部分生成的光电流而生成内部像素值。事件驱动电路经耦合到所述外部像素单元电路及所述内部像素单元电路。所述事件驱动电路经耦合以响应于相对于由所述外部像素值指示的外部亮度的由所述内部像素值指示的内部亮度而生成输出信号。
-
公开(公告)号：CN118828241A
公开(公告)日：2024-10-22
申请号：CN202410467476.X
申请日：2024-04-18
Applicant: 豪威科技股份有限公司
IPC: H04N25/772 , H01L27/146 , H04N25/78
Abstract: 本公开涉及一种用于HDR结构的VRFD中的CAPMID设计。一种像素电路包含：光电二极管，其经配置以响应于入射光而光生图像电荷；浮动扩散部，其经耦合以从所述光电二极管接收所述图像电荷；传送晶体管，其耦合于所述光电二极管与所述浮动扩散部之间以将所述图像电荷从所述光电二极管传送到所述浮动扩散部；复位晶体管，其耦合于可变电压源与所述浮动扩散部之间，其中所述复位晶体管经配置以响应于复位控制信号而被切换；及横向溢出积分电容器(LOFIC)，其耦合于所述可变电压源与所述浮动扩散部之间。所述可变电压源经配置以在高转换增益(HCG)复位信号读出及HCG图像信号读出期间输出高电压电平，且在LOFIC图像信号读出及LOFIC复位信号读出期间输出中间电压电平。
-
公开(公告)号：CN117877434A
公开(公告)日：2024-04-12
申请号：CN202311312017.6
申请日：2023-10-10
Applicant: 豪威科技股份有限公司
IPC: G09G3/36 , G09G3/32 , G11C11/413 , G11C7/12
Abstract: 一种新颖的位存储电路包括第一电压供应线、第二电压供应线、位线、锁存器、第一开关晶体管和阻断晶体管。锁存器包括输入和输出。第一开关晶体管包含第一端子、第二端子及控制端子。第一开关晶体管可操作以响应于在第一开关晶体管的控制端子上被断言的第一控制信号而在位线和锁存器的输入之间提供导电路径和非导电路径。阻断晶体管包括控制端子，并且可操作以响应于第二控制信号在锁存器的输入和第二电压供应线之间选择性地提供导电路径和非导电路径。阻断晶体管便于使用单个位线。
-
公开(公告)号：CN114650379B
公开(公告)日：2023-12-12
申请号：CN202111281418.0
申请日：2021-11-01
Applicant: 豪威科技股份有限公司
IPC: H04N25/47 , H04N25/46 , H04N25/77 , H01L27/146
Abstract: 本申请案涉及用于空间信息提取的事件驱动像素。一种事件驱动传感器包含光电二极管的布置，所述光电二极管的布置包含由外部部分横向环绕的内部部分。外部像素单元电路经耦合以响应于由所述外部部分生成的光电流而生成外部像素值。所述外部像素值是表示所述光电二极管的布置上的入射光的亮度的平均值的合并信号。内部像素单元电路经耦合到所述内部部分以响应于由所述内部部分生成的光电流而生成内部像素值。事件驱动电路经耦合到所述外部像素单元电路及所述内部像素单元电路。所述事件驱动电路经耦合以响应于相对于由所述外部像素值指示的外部亮度的由所述内部像素值指示的内部亮度而生成输出信号。
-
Patent Agency Ranking
公开(公告)号：CN114650378A
公开(公告)日：2022-06-21
申请号：CN202111281416.1
申请日：2021-11-01
Applicant: 豪威科技股份有限公司
IPC: H04N5/374 , H04N5/3745 , H04N5/369
Abstract: 本申请案涉及一种具有同时图像/视频及事件驱动型感测能力的光学传感器。光学传感器包含像素单元的像素阵列。每一像素单元包含：光电二极管，其用以响应于入射光而光生电荷；及源极跟随器，其用以响应于从所述光电二极管光生的所述电荷而产生图像数据信号。图像读出电路耦合到所述像素单元以读出从所述像素阵列的一行的所述像素单元中的至少一者的源极跟随器产生的所述图像数据信号。事件驱动型电路耦合到所述像素单元以读出响应于来自所述像素阵列的所述像素单元的另一行的所述光电二极管的所述电荷而产生的所述事件数据信号。所述图像读出电路经耦合以读出所述图像数据信号，且所述事件驱动型电路经耦合以从像素阵列同时读出所述事件数据信号。
-
公开(公告)号：CN111435977A
公开(公告)日：2020-07-21
申请号：CN202010032920.7
申请日：2020-01-13
Applicant: 豪威科技股份有限公司
IPC: H04N5/378
Abstract: 图像传感器具有被配置在多个块中的像素的阵列；每个块耦合到单独的模数转换器(ADC)，以提供数字化的图像数据。ADC将数字化的图像馈送到图像RAM中；并且图像RAM以第一像素次序将数字化的图像馈送到对准缓冲器。对准缓冲器以不同于第一像素次序的第二像素次序将数字化的图像提供给图像处理器。在实施例中，对准缓冲器使用多端口RAM。在另一个实施例中，对准缓冲器使用第一对准缓冲器RAM和第二对准缓冲器RAM，在读取另一个对准缓冲器RAM的同时写入一个对准缓冲器RAM以将图像数据提供给图像处理器。在实施例中，对准缓冲器以在全分辨率和降低分辨率次序之间可选择以及在从右到左和从左到右次序之间可选择的次序来提供数字化的图像。
-
公开(公告)号：CN111654651B
公开(公告)日：2021-10-29
申请号：CN202010138781.6
申请日：2020-03-03
Applicant: 豪威科技股份有限公司
Abstract: 一种逐像素块键合图像传感器具有包括多个像素块的像素阵列，该像素阵列具有将信号联接至ADC的选择电路。图像传感器具有DRAM超级块的图像RAM，每个超级块具有多个DRAM块，每个DRAM块具有三态输出，该三态输出驱动图像RAM输出总线，并且从多个ADC输入数据。每个DRAM块具有联接到读取地址和写入地址的地址多路复用器。每个超级块的各个DRAM块被同时写入，其数据宽于图像RAM输出总线的宽度。一种捕获和处理图像的方法，包括：通过ADC从像素块的像素中读取第一图像帧；在第一DRAM超级块中写入第一图像帧的数字像素数据；以及读取像素数据到对齐缓冲器中。该方法包括将读取第一图像帧与将第二图像帧写入第二超级块重叠。
-
公开(公告)号：CN111435977B
公开(公告)日：2021-09-17
申请号：CN202010032920.7
申请日：2020-01-13
Applicant: 豪威科技股份有限公司
IPC: H04N5/378
Abstract: 图像传感器具有被配置在多个块中的像素的阵列；每个块耦合到单独的模数转换器(ADC)，以提供数字化的图像数据。ADC将数字化的图像馈送到图像RAM中；并且图像RAM以第一像素次序将数字化的图像馈送到对准缓冲器。对准缓冲器以不同于第一像素次序的第二像素次序将数字化的图像提供给图像处理器。在实施例中，对准缓冲器使用多端口RAM。在另一个实施例中，对准缓冲器使用第一对准缓冲器RAM和第二对准缓冲器RAM，在读取另一个对准缓冲器RAM的同时写入一个对准缓冲器RAM以将图像数据提供给图像处理器。在实施例中，对准缓冲器以在全分辨率和降低分辨率次序之间可选择以及在从右到左和从左到右次序之间可选择的次序来提供数字化的图像。
-
公开(公告)号：CN111654651A
公开(公告)日：2020-09-11
申请号：CN202010138781.6
申请日：2020-03-03
Applicant: 豪威科技股份有限公司
Abstract: 一种逐像素块键合图像传感器具有包括多个像素块的像素阵列，该像素阵列具有将信号联接至ADC的选择电路。图像传感器具有DRAM超级块的图像RAM，每个超级块具有多个DRAM块，每个DRAM块具有三态输出，该三态输出驱动图像RAM输出总线，并且从多个ADC输入数据。每个DRAM块具有联接到读取地址和写入地址的地址多路复用器。每个超级块的各个DRAM块被同时写入，其数据宽于图像RAM输出总线的宽度。一种捕获和处理图像的方法，包括：通过ADC从像素块的像素中读取第一图像帧；在第一DRAM超级块中写入第一图像帧的数字像素数据；以及读取像素数据到对齐缓冲器中。该方法包括将读取第一图像帧与将第二图像帧写入第二超级块重叠。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.022 seconds)
