-
公开(公告)号：CN110970069A
公开(公告)日：2020-04-07
申请号：CN201910870379.4
申请日：2019-09-16
Applicant: 豪威科技股份有限公司
IPC: G11C11/4063 , G11C7/10
Abstract: 在系统中，1T DRAM解码器驱动字线，每个字线驱动原码DRAM存储单元和补码DRAM存储单元的使能晶体管；原码DRAM存储单元联接至原码位线，而补码DRAM存储单元联接至补码位线。差分感测放大器各自接收原码位线和补码位线。在写入和读取DRAM的方法中，提供具有公共字线的DRAM，公共字线向附接至原码位线和补码位线的原码存储单元和补码存储单元馈送信号。写入DRAM包括：将数据施加到原码位线及将补码数据施加到补码位线上；随后向所选择的字线供应脉冲以将数据写入到原码存储单元和补码存储单元中。读取需要向预充电线供应脉冲来重置原码位线和补码位线；选择单个字线以将原码存储单元和补码存储单元读取到原码位线和补码位线上；以及感测原码位线与补码位线之间的差异。
-
公开(公告)号：CN109300496A
公开(公告)日：2019-02-01
申请号：CN201810811495.4
申请日：2018-07-23
Applicant: 豪威科技股份有限公司
IPC: G11C11/401 , G11C11/4063 , G11C5/06 , G11C5/10
Abstract: 本申请涉及具有宽I/O的DRAM核心架构。一种用于与显示器一起使用的动态随机存取存储器DRAM包含经耦合以存储一或多个数据位的多个电容性元件，和多个开关，其中所述多个开关中的至少一个个别开关耦合到所述多个电容性元件中的个别电容性元件。包含32条或更多输入/输出位线的多个输入/输出I/O位线经耦合以从所述多个电容性元件读出所述数据。多个列选择线经耦合以使得能够读出所述多个电容性元件。
-
Patent Agency Ranking
公开(公告)号：CN110913155B
公开(公告)日：2021-09-28
申请号：CN201910877287.9
申请日：2019-09-17
Applicant: 豪威科技股份有限公司
Abstract: 一种多IC缓存的图像传感器具有第一IC，该第一IC具有像素、选择晶体管和将选择的像素与第一裸片间接合焊盘相耦接的互连，该第一裸片间接合焊盘将图像数据传送到具有逻辑和ADC的第二IC。ADC具有耦接到所选择的像素的输入，以及将硅通孔和裸片间接合焊盘输出到第三IC，第三IC被耦接以缓存DRAM中的原始图像数据。一种方法包括：使用被划分为子阵列的阵列像素IC来捕获图像，每个所述子阵列经由裸片间接合耦接到分离的、相关联的ADC；扫描子阵列并将图像数据转换为数字图像数据；以及经由裸片间接合将数字图像数据传送到DRAM中的缓存器中。
-
公开(公告)号：CN111435977B
公开(公告)日：2021-09-17
申请号：CN202010032920.7
申请日：2020-01-13
Applicant: 豪威科技股份有限公司
IPC: H04N5/378
Abstract: 图像传感器具有被配置在多个块中的像素的阵列；每个块耦合到单独的模数转换器(ADC)，以提供数字化的图像数据。ADC将数字化的图像馈送到图像RAM中；并且图像RAM以第一像素次序将数字化的图像馈送到对准缓冲器。对准缓冲器以不同于第一像素次序的第二像素次序将数字化的图像提供给图像处理器。在实施例中，对准缓冲器使用多端口RAM。在另一个实施例中，对准缓冲器使用第一对准缓冲器RAM和第二对准缓冲器RAM，在读取另一个对准缓冲器RAM的同时写入一个对准缓冲器RAM以将图像数据提供给图像处理器。在实施例中，对准缓冲器以在全分辨率和降低分辨率次序之间可选择以及在从右到左和从左到右次序之间可选择的次序来提供数字化的图像。
-
公开(公告)号：CN109300496B
公开(公告)日：2022-07-22
申请号：CN201810811495.4
申请日：2018-07-23
Applicant: 豪威科技股份有限公司
IPC: G11C11/401 , G11C11/4063 , G11C5/06 , G11C5/10
Abstract: 本申请涉及具有宽I/O的DRAM核心架构。一种用于与显示器一起使用的动态随机存取存储器DRAM包含经耦合以存储一或多个数据位的多个电容性元件，和多个开关，其中所述多个开关中的至少一个个别开关耦合到所述多个电容性元件中的个别电容性元件。包含32条或更多输入/输出位线的多个输入/输出I/O位线经耦合以从所述多个电容性元件读出所述数据。多个列选择线经耦合以使得能够读出所述多个电容性元件。
-
公开(公告)号：CN111435977A
公开(公告)日：2020-07-21
申请号：CN202010032920.7
申请日：2020-01-13
Applicant: 豪威科技股份有限公司
IPC: H04N5/378
Abstract: 图像传感器具有被配置在多个块中的像素的阵列；每个块耦合到单独的模数转换器(ADC)，以提供数字化的图像数据。ADC将数字化的图像馈送到图像RAM中；并且图像RAM以第一像素次序将数字化的图像馈送到对准缓冲器。对准缓冲器以不同于第一像素次序的第二像素次序将数字化的图像提供给图像处理器。在实施例中，对准缓冲器使用多端口RAM。在另一个实施例中，对准缓冲器使用第一对准缓冲器RAM和第二对准缓冲器RAM，在读取另一个对准缓冲器RAM的同时写入一个对准缓冲器RAM以将图像数据提供给图像处理器。在实施例中，对准缓冲器以在全分辨率和降低分辨率次序之间可选择以及在从右到左和从左到右次序之间可选择的次序来提供数字化的图像。
-
公开(公告)号：CN110913155A
公开(公告)日：2020-03-24
申请号：CN201910877287.9
申请日：2019-09-17
Applicant: 豪威科技股份有限公司
Abstract: 一种多IC缓存的图像传感器具有第一IC，该第一IC具有像素、选择晶体管和将选择的像素与第一裸片间接合焊盘相耦接的互连，该第一裸片间接合焊盘将图像数据传送到具有逻辑和ADC的第二IC。ADC具有耦接到所选择的像素的输入，以及将硅通孔和裸片间接合焊盘输出到第三IC，第三IC被耦接以缓存DRAM中的原始图像数据。一种方法包括：使用被划分为子阵列的阵列像素IC来捕获图像，每个所述子阵列经由裸片间接合耦接到分离的、相关联的ADC；扫描子阵列并将图像数据转换为数字图像数据；以及经由裸片间接合将数字图像数据传送到DRAM中的缓存器中。
-
-
-
-
-
-
Search Results
7
records
(took 0.019 seconds)
