公开(公告)号：CN109300496B

公开(公告)日：2022-07-22

申请号：CN201810811495.4

申请日：2018-07-23

Applicant: 豪威科技股份有限公司

Inventor： 罗钟植 ,  丁台衡

IPC: G11C11/401 ,  G11C11/4063 ,  G11C5/06 ,  G11C5/10

Abstract: 本申请涉及具有宽I/O的DRAM核心架构。一种用于与显示器一起使用的动态随机存取存储器DRAM包含经耦合以存储一或多个数据位的多个电容性元件，和多个开关，其中所述多个开关中的至少一个个别开关耦合到所述多个电容性元件中的个别电容性元件。包含32条或更多输入/输出位线的多个输入/输出I/O位线经耦合以从所述多个电容性元件读出所述数据。多个列选择线经耦合以使得能够读出所述多个电容性元件。

公开(公告)号：CN109300496A

公开(公告)日：2019-02-01

申请号：CN201810811495.4

申请日：2018-07-23

Applicant: 豪威科技股份有限公司

Inventor： 罗钟植 ,  丁台衡

IPC: G11C11/401 ,  G11C11/4063 ,  G11C5/06 ,  G11C5/10

Abstract: 本申请涉及具有宽I/O的DRAM核心架构。一种用于与显示器一起使用的动态随机存取存储器DRAM包含经耦合以存储一或多个数据位的多个电容性元件，和多个开关，其中所述多个开关中的至少一个个别开关耦合到所述多个电容性元件中的个别电容性元件。包含32条或更多输入/输出位线的多个输入/输出I/O位线经耦合以从所述多个电容性元件读出所述数据。多个列选择线经耦合以使得能够读出所述多个电容性元件。