-
公开(公告)号:CN119815851A
公开(公告)日:2025-04-11
申请号:CN202411753552.X
申请日:2024-12-02
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
Abstract: 本发明公开了一种漏极调制GaN器件的制备方法及漏极调制GaN器件,该方法在制备漏极调制GaN器件中两个厚度不同的P‑GaN层时,先沉积厚度较大的P‑GaN层,然后在不同的区域对P‑GaN层进行两次刻蚀,形成较厚的第一P‑GaN层和较薄的P‑GaN层;并且沉积的栅极P‑GaN上的金属与漏极P‑GaN的金属不同,使得栅极为肖特基接触,漏极与P‑GaN、源极、漏极为欧姆接触。根据本发明提供的方法,通过两步刻蚀的方法形成厚度不同的两个P‑GaN层,相较于传统刻蚀凹槽后再生长来制备混合漏极型GaN晶体管(HD‑GIT)从而减小动态导通电阻方法,本发明的工艺步骤较少、工艺复杂度较低;并且肖特基接触的栅极漏电流更小。
-
公开(公告)号:CN119364800A
公开(公告)日:2025-01-24
申请号:CN202411864714.7
申请日:2024-12-18
Applicant: 西安电子科技大学广州研究院
Abstract: 本申请公开了一种p‑GaN栅HEMT器件、制备方法、芯片以及电子设备,该器件结构包括:衬底层,依次位于衬底层上的缓冲层、沟道层、势垒层和p‑GaN层;隔离结构,位于HEMT器件的侧壁,其中,隔离结构贯穿于势垒层和沟道层,且位于缓冲层上;钝化层,位于p‑GaN层的侧壁且在势垒层上;MIM结构,位于p‑GaN层上;源极和漏极,分别位于p‑GaN层的不同侧,其中,源极和漏极分别贯穿于钝化层、势垒层和部分沟道层。本申请通过在p‑GaN层上的TiN金属层上表面沉积介质材料和沉积金属层,形成MIM/p‑GaN栅极结构,MIM结构能够抑制介质和氮化镓材料的界面态,提升p‑GaN栅极的耐压型,改善器件阈值电压漂移,减小栅极泄漏电流,进而得到具有高可靠性的p‑GaN栅增强型HEMT器件。
-
公开(公告)号:CN220065703U
公开(公告)日:2023-11-21
申请号:CN202321399381.6
申请日:2023-06-02
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
Abstract: 本实用新型公开了一种增强型氧化镓晶体管,包括:衬底以及设置于衬底上的氧化镓外延层;氧化镓外延层的一端设置有电极生长台阶,电极生长台阶贯穿氧化镓外延层;源电极,设置于电极生长台阶上,并延伸至氧化镓外延层外;漏电极,设置于氧化镓外延层上;栅介质层,设置于氧化镓外延层的栅极位置区域;栅介质层位于源电极和漏电极之间;栅电极,设置于栅介质层上。本实用新型中的器件,具有常关特性,且结构简单,成本较低。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号:CN220065702U
公开(公告)日:2023-11-21
申请号:CN202321397977.2
申请日:2023-06-02
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
IPC: H01L29/06 , H01L29/778 , H01L29/78
Abstract: 本实用新型公开了一种增强型HEMT器件,包括:衬底以及依次设置于衬底上的沟道层和势垒层,沟道层和势垒层之间形成有二维电子气;P型栅介质层,设置于势垒层上的栅极位置区域,且P型栅介质层的两端均具有第一离子注入区,第一离子注入区贯穿P型栅介质层;栅电极,设置于P型栅介质层上;源电极和漏电极,分别设置于栅电极的两侧,并贯穿势垒层以及部分沟道层。本实用新型中的器件,P型栅介质层做了高阻侧墙处理,阻断了栅极介质漏电路径,具有较高的击穿电压和阈值电压稳定性。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号:CN219286419U
公开(公告)日:2023-06-30
申请号:CN202223269316.X
申请日:2022-12-06
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
Abstract: 本实用新型公开了一种Ga2O3MIS隧穿二极管器件。该Ga2O3MIS隧穿二极管器件包括自下而上依次设置的阴极、β‑Ga2O3衬底层、β‑Ga2O3漂移层、介质层和阳极;其中,介质层位于阳极与β‑Ga2O3漂移层之间;β‑Ga2O3衬底层和β‑Ga2O3漂移层均为Si或Sn掺杂的β‑Ga2O3材料,且β‑Ga2O3漂移层的掺杂浓度低于β‑Ga2O3衬底层的掺杂浓度。该Ga2O3MIS隧穿二极管器件在正向电流几乎保持不变、正向开启电压几乎保持不变的情况下,有效降低了反向漏电。
-
-
-
-