-
公开(公告)号：CN119921746A
公开(公告)日：2025-05-02
申请号：CN202411980502.5
申请日：2024-12-31
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
Abstract: 本申请公开了一种带有死区时间控制的全氮化镓集成驱动电路、芯片及设备，电路包括：电源管理模块、驱动模块以及输出电压钳位模块，其中，电源管理模块的输入端连接于外部供电电源端，电源管理模块的输出端连接于驱动模块的第一输入端连接；驱动模块的第二输入端连接于外部控制信号端，驱动模块的输出端连接于输出电压钳位模块的输入端以及全氮化镓集成驱动电路的输出端，本申请具有如下效果：本申请采用全N型氮化镓晶体管设计带有死区时间控制驱动电路，通过驱动模块实现对死区时间的控制，从而可以避免因死区时间过短而使最后一级驱动级上下串通问题，也可以避免因死区时间过长使驱动电路的延时较大的问题。
-
Patent Agency Ranking
公开(公告)号：CN119815851A
公开(公告)日：2025-04-11
申请号：CN202411753552.X
申请日：2024-12-02
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
Abstract: 本发明公开了一种漏极调制GaN器件的制备方法及漏极调制GaN器件，该方法在制备漏极调制GaN器件中两个厚度不同的P‑GaN层时，先沉积厚度较大的P‑GaN层，然后在不同的区域对P‑GaN层进行两次刻蚀，形成较厚的第一P‑GaN层和较薄的P‑GaN层；并且沉积的栅极P‑GaN上的金属与漏极P‑GaN的金属不同，使得栅极为肖特基接触，漏极与P‑GaN、源极、漏极为欧姆接触。根据本发明提供的方法，通过两步刻蚀的方法形成厚度不同的两个P‑GaN层，相较于传统刻蚀凹槽后再生长来制备混合漏极型GaN晶体管(HD‑GIT)从而减小动态导通电阻方法，本发明的工艺步骤较少、工艺复杂度较低；并且肖特基接触的栅极漏电流更小。
-
公开(公告)号：CN119921543A
公开(公告)日：2025-05-02
申请号：CN202411980501.0
申请日：2024-12-31
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
IPC: H02M1/08 , H02M1/088 , H02M1/38 , H02M1/00 , H02H7/12 , H02H3/10 , H02H3/20 , H02H3/24 , H03K17/081 , H03K17/60
Abstract: 本申请公开了一种全氮化镓集成的半桥电路、芯片以及电子设备，电路包括：欠压和过压保护电路、过流保护电路、死区时间产生电路、信号控制电路、电平移位电路、高边驱动电路、低边驱动电路、高边氮化镓晶体管以及低边氮化镓晶体管，本申请具有如下效果：本申请半桥电路通过产生一种自动锁定逻辑信号，能自动断开高边氮化镓晶体管与低边氮化镓晶体管的电平移位电路，降低了高频开关信号切换过程中高边功率器件误开启和误关断的问题，驱动电路采用自举驱动结构保证了轨到轨的输出同时具有低传输延时，此外还集成了过压、欠压、过流保护电路，保证了半桥电路在工作时的高可靠性。
-
公开(公告)号：CN220065703U
公开(公告)日：2023-11-21
申请号：CN202321399381.6
申请日：2023-06-02
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
Abstract: 本实用新型公开了一种增强型氧化镓晶体管，包括：衬底以及设置于衬底上的氧化镓外延层；氧化镓外延层的一端设置有电极生长台阶，电极生长台阶贯穿氧化镓外延层；源电极，设置于电极生长台阶上，并延伸至氧化镓外延层外；漏电极，设置于氧化镓外延层上；栅介质层，设置于氧化镓外延层的栅极位置区域；栅介质层位于源电极和漏电极之间；栅电极，设置于栅介质层上。本实用新型中的器件，具有常关特性，且结构简单，成本较低。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN220065702U
公开(公告)日：2023-11-21
申请号：CN202321397977.2
申请日：2023-06-02
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
IPC: H01L29/06 , H01L29/778 , H01L29/78
Abstract: 本实用新型公开了一种增强型HEMT器件，包括：衬底以及依次设置于衬底上的沟道层和势垒层，沟道层和势垒层之间形成有二维电子气；P型栅介质层，设置于势垒层上的栅极位置区域，且P型栅介质层的两端均具有第一离子注入区，第一离子注入区贯穿P型栅介质层；栅电极，设置于P型栅介质层上；源电极和漏电极，分别设置于栅电极的两侧，并贯穿势垒层以及部分沟道层。本实用新型中的器件，P型栅介质层做了高阻侧墙处理，阻断了栅极介质漏电路径，具有较高的击穿电压和阈值电压稳定性。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN117497406A
公开(公告)日：2024-02-02
申请号：CN202311515004.9
申请日：2023-11-14
Applicant: 西安电子科技大学
IPC: H01L21/329 , H01L29/06 , H01L29/861
Abstract: 本发明公开了一种基于选区生长的垂直超级结二极管结构及其制备方法，涉及半导体技术领域，该方法包括：提供一衬底，并在衬底表面生长外延阻挡层；刻蚀外延阻挡层的至少部分介质材料直至露出衬底，并在露出的衬底表面进行选区外延，依次生长得到重掺杂n+‑GaN层、n‑GaN层和p‑GaN包裹层，n‑GaN层位于重掺杂n+‑GaN层远离衬底的一侧，p‑GaN包裹层位于重掺杂n+‑GaN层和n‑GaN层的外表面；在外延阻挡层和p‑GaN包裹层表面生长SiO2层；在SiO2层远离衬底的一侧制作阳极；在衬底远离外延阻挡层制作阴极，得到基于选区生长的垂直超级结二极管结构。本发明提供的制备方法简单，所制备的器件可靠性、一致性高，击穿特性、正向导通特性和反向耐压特性得到了有效的提高。
-
-
-
-
-
Search Results
6
records
(took 0.192 seconds)
