公开(公告)号：CN114420748A

公开(公告)日：2022-04-29

申请号：CN202111301947.2

申请日：2021-11-04

Applicant: 西安电子科技大学广州研究院

Inventor： 张苇杭 ,  樊昱彤 ,  张进成 ,  刘茜 ,  付李煜 ,  黄韧 ,  许国富 ,  文钰 ,  郝跃 ,  张晓东

IPC: H01L29/205 ,  H01L29/15 ,  H01L29/778 ,  H01L21/335

Abstract: 本发明公开了一种基于p‑InGaN/GaN超晶格结构的增强型GaN器件及其制备方法，该器件自下而上依次包括：衬底、缓冲层、第一UID‑GaN层、势垒层，势垒层的左右两侧上表面设有源电极和漏电极；其中，源电极和漏电极中间的势垒层上依次向上设有第二UID‑GaN层、p‑InGaN/GaN超晶格层以及栅电极；第一UID‑GaN层的部分上表面、势垒层以及p‑InGaN/GaN超晶格层上均设有钝化层；源电极、漏电极以及栅电极上均设有互连金属。本发明提供的器件结构降低了杂质散射对载流子迁移率的影响，提高了空穴迁移率，增加了空穴浓度，提高了器件阈值电压，进而提升了器件可靠性，为实现高性能GaN基电力电子器件和集成电路夯实了基础。

公开(公告)号：CN114725093B

公开(公告)日：2024-04-16

申请号：CN202210095232.4

申请日：2022-01-26

Applicant: 西安电子科技大学广州研究院

Inventor： 张苇杭 ,  刘茜 ,  张进成 ,  黄韧 ,  樊昱彤 ,  赵胜雷 ,  刘志宏 ,  郝跃 ,  张晓东

IPC: H01L27/092 ,  H01L21/8258

Abstract: 本发明公开了一种Si CMOS逻辑器件与GaN电力电子器件单片异质集成电路及其制备方法，包括：衬底、GaN缓冲层、第一AlGaN势垒层、第二AlGaN势垒层、隔离槽；第一AlGaN势垒层上设有第一p‑GaN层，第一p‑GaN层上设有SiN隔离层；SiN隔离层上设有p‑Si层；p‑Si层上覆盖有栅介质层；栅介质层上设有第一栅电极、第二栅电极；第一栅电极的两侧分别设有第一源电极和第一漏电极；第二栅电极的两侧分别设有第二源电极和第二漏电极；第二AlGaN势垒层上设有第二p‑GaN层、第三源电极和第三漏电极；第一漏电极与第二漏电极通过第一金属互联条电气连接；第一栅电极与第二栅电极通过第二金属互联条电气连接。本发明的器件具有优异的高频高效率等性能。

公开(公告)号：CN114725094A

公开(公告)日：2022-07-08

申请号：CN202210096697.1

申请日：2022-01-26

Applicant: 西安电子科技大学广州研究院

Inventor： 张苇杭 ,  刘茜 ,  张进成 ,  黄韧 ,  樊昱彤 ,  赵胜雷 ,  刘志宏 ,  郝跃 ,  张晓东

IPC: H01L27/092 ,  H01L21/8258

Abstract: 本发明公开了一种Si‑GaN单片异质集成反相器，包括：衬底、衬底上的GaN缓冲层、位于GaN缓冲层上的第一AlGaN势垒层和第二AlGaN势垒层；第一AlGaN势垒层和第二AlGaN势垒层之间具有隔离槽；第一AlGaN势垒层上设有第一p‑GaN层，第一p‑GaN层上设有SiN隔离层；SiN隔离层上设有Si有源层；Si有源层上覆盖有栅介质层，栅介质层上设有第一栅电极；第一栅电极的两侧分别设有第一源电极和第一漏电极；第二AlGaN势垒层上设有第二p‑GaN层、第二源电极、第二漏电极、第二栅电极；第一漏电极与第二漏电极通过第一金属互联条电气连接；第一栅电极与第二栅电极通过第二金属互联条电气连接。本发明还提供一种Si‑GaN单片异质集成反相器制备方法，本发明的反相器可实现低静态功耗、高开关频率等特性。

公开(公告)号：CN118866983A

公开(公告)日：2024-10-29

申请号：CN202410848777.7

申请日：2024-06-27

Applicant: 西安电子科技大学广州研究院 ,  西安电子科技大学

Inventor： 张苇杭 ,  余龙 ,  刘茜 ,  樊昱彤 ,  冯欣 ,  吴银河 ,  刘志宏 ,  张进成 ,  郝跃

IPC: H01L29/872 ,  H01L21/329 ,  H01L29/417 ,  H01L29/20 ,  H01L29/06 ,  H01L23/31

Abstract: 本发明公开了一种极化终端结构的GaN肖特基势垒二极管及其制备方法，涉及半导体技术领域，包括：依次层叠设置的衬底、缓冲层、n+‑GaN层、n‑‑GaN漂移层、AlGaN层、i‑GaN层和p‑GaN层；i‑GaN层和p‑GaN层组成的层叠结构与AlGaN层极化产生二维空穴气，层叠设置的AlGaN层、i‑GaN层和p‑GaN层的正投影位于n‑‑GaN漂移层的正投影的第一区域，n‑‑GaN漂移层的正投影包括第一区域和第二区域；阳极，位于层叠设置的AlGaN层、i‑GaN层和p‑GaN层上、并延伸至n‑‑GaN漂移层中；阳极的正投影与n‑‑GaN漂移层的正投影的第一区域和第二区域均交叠；阴极，位于n+‑GaN层上、且与n‑‑GaN漂移层间隔设置。本发明能够降低反向泄露电流，以及提高器件耐压。

公开(公告)号：CN114420742A

公开(公告)日：2022-04-29

申请号：CN202111300410.4

申请日：2021-11-04

Applicant: 西安电子科技大学广州研究院

Inventor： 张苇杭 ,  樊昱彤 ,  张进成 ,  刘茜 ,  付李煜 ,  黄韧 ,  许国富 ,  文钰 ,  郝跃 ,  张晓东

IPC: H01L29/06 ,  H01L29/80 ,  H01L29/205 ,  H01L21/335

Abstract: 本发明公开了一种基于GaN基增强型器件的单片集成反相器及其制备方法，其中，反相器自下而上依次包括衬底、缓冲层、UID‑GaN层、AlGaN势垒层、UID‑InGaN层以及p‑InGaN层，器件中间设有一深至UID‑GaN层的隔离槽以将器件分为左右两部分；其中，器件左侧的p‑InGaN层上设有第一源电极和第一漏电极，第一源电极和第一漏电极之间设有深至p‑InGaN层的第一栅电极，以形成p沟道增强型异质结构场效应晶体管；器件右侧的AlGaN势垒层上设有第二源电极和第二漏电极，p‑InGaN层上设有第二栅电极，以形成n沟道增强型异质结构场效应晶体管。本发明提供的器件提高了p沟道GaN增强型器件的饱和电流密度，降低了导通电阻；同时抑制了n沟道GaN增强型器件的栅漏电，提高了栅压摆幅。

公开(公告)号：CN119008624A

公开(公告)日：2024-11-22

申请号：CN202411073226.4

申请日：2024-08-06

Applicant: 西安电子科技大学 ,  西安电子科技大学广州研究院

Inventor： 张苇杭 ,  胡雨清 ,  樊昱彤 ,  袁梦强 ,  冯欣 ,  吴银河 ,  刘志宏 ,  张进成 ,  郝跃

IPC: H01L27/07 ,  H01L27/06 ,  H01L21/8252 ,  H01L27/02

Abstract: 本发明公开了一种增强型SiC衬底GaN双向阻断器件及其制备方法，该器件中MOSFET和HEMT共享AlN缓冲层，AlN缓冲层叠加于SiC衬底之上。MOSFET和HEMT之间设有隔离槽，隔离槽深入至AlN缓冲层的上部，MOSFET的源电极和HEMT的栅电极通过第一金属互联条互连，MOSFET的漏电极和HEMT的源电极通过第二金属互联条互连。HEMT的漏电极深入至该HEMT的沟道层，通过漏电极和沟道层表面二维电子气的直接接触，降低了漏电极肖特基势垒高度，从而降低了器件的开启电压，同时提升了器件的正向和反向击穿电压，提供了一种高性能的增强型SiC衬底GaN双向阻断器件。

公开(公告)号：CN118866984A

公开(公告)日：2024-10-29

申请号：CN202410848778.1

申请日：2024-06-27

Applicant: 西安电子科技大学广州研究院

Inventor： 张苇杭 ,  余龙 ,  樊昱彤 ,  刘茜 ,  冯欣 ,  吴银河 ,  刘志宏 ,  张进成 ,  郝跃

IPC: H01L29/872 ,  H01L21/329 ,  H01L29/417 ,  H01L29/20 ,  H01L29/06 ,  H01L23/31

Abstract: 本发明公开了一种极化结构的氮化镓结势垒肖特基二极管及其制备方法，涉及半导体技术领域，包括：依次层叠设置的衬底、缓冲层、n+‑GaN层、n‑‑GaN漂移层、AlGaN层、i‑GaN层和p‑GaN层；i‑GaN层和p‑GaN层组成的层叠结构与AlGaN层极化产生二维空穴气；阳极，位于层叠设置的AlGaN层、i‑GaN层和p‑GaN层上、并延伸至开口中，与n‑‑GaN漂移层接触；阴极，位于n+‑GaN层上、且与n‑‑GaN漂移层间隔设置；钝化层，覆盖在阳极、p‑GaN层、i‑GaN层、AlGaN层、n‑‑GaN漂移层和阴极暴露的表面，钝化层包括第一开口和第二开口，第一开口暴露出所述阳极，第二开口暴露出阴极。本发明能够降低反向泄露电流，以及提高器件耐压。

公开(公告)号：CN116404007A

公开(公告)日：2023-07-07

申请号：CN202310306336.X

申请日：2023-03-27

Applicant: 西安电子科技大学广州研究院

Inventor： 张苇杭 ,  樊昱彤 ,  张进成 ,  冯欣 ,  刘志宏 ,  郝跃

IPC: H01L27/092 ,  H01L21/8238 ,  H01L21/762 ,  H01L29/78 ,  H01L29/66

Abstract: 本发明涉及半导体器件技术领域，公开了一种基于SOI和GaN晶圆键合技术的单片异质集成反相器，包括：隔离设置的p沟道Si MOSFET和n沟道增强型GaN HEMT；其中，p沟道Si MOSFET包括衬底、缓冲层、沟道层、势垒层和p‑GaN层、SiO2层和Si有源层，设置于Si有源层上的第一源电极、第一漏电极和第一栅电极；其中，n沟道增强型GaN HEMT包括衬底、缓冲层、沟道层、势垒层和p‑GaN层，以及p‑GaN层表面的第二源电极、第二漏电极和第二栅电极；本发明可以显著提升反相器的工作频率、降低功耗、提高反相器噪声容限，可广泛应用于高频功率器件驱动电路。

公开(公告)号：CN114725093A

公开(公告)日：2022-07-08

申请号：CN202210095232.4

申请日：2022-01-26

Applicant: 西安电子科技大学广州研究院

Inventor： 张苇杭 ,  刘茜 ,  张进成 ,  黄韧 ,  樊昱彤 ,  赵胜雷 ,  刘志宏 ,  郝跃 ,  张晓东

IPC: H01L27/092 ,  H01L21/8258

Abstract: 本发明公开了一种Si CMOS逻辑器件与GaN电力电子器件单片异质集成电路及其制备方法，包括：衬底、GaN缓冲层、第一AlGaN势垒层、第二AlGaN势垒层、隔离槽；第一AlGaN势垒层上设有第一p‑GaN层，第一p‑GaN层上设有SiN隔离层；SiN隔离层上设有p‑Si层；p‑Si层上覆盖有栅介质层；栅介质层上设有第一栅电极、第二栅电极；第一栅电极的两侧分别设有第一源电极和第一漏电极；第二栅电极的两侧分别设有第二源电极和第二漏电极；第二AlGaN势垒层上设有第二p‑GaN层、第三源电极和第三漏电极；第一漏电极与第二漏电极通过第一金属互联条电气连接；第一栅电极与第二栅电极通过第二金属互联条电气连接。本发明的器件具有优异的高频高效率等性能。

公开(公告)号：CN119008629A

公开(公告)日：2024-11-22

申请号：CN202411073227.9

申请日：2024-08-06

Applicant: 西安电子科技大学 ,  西安电子科技大学广州研究院

Inventor： 张苇杭 ,  袁梦强 ,  胡雨清 ,  樊昱彤 ,  冯欣 ,  吴银河 ,  刘志宏 ,  张进成 ,  郝跃

IPC: H01L27/092 ,  H01L29/417 ,  H01L21/8238

Abstract: 本发明公开了一种单片集成GaN CMOS反相器及其制备方法，该反相器包括T型FIN结构p‑FET和HEMT。T型FIN结构p‑FET和HEMT共享缓冲层；缓冲层叠加于衬底之上；T型FIN结构p‑FET和HEMT之间设有的隔离槽深入至缓冲层的上部；T型FIN结构p‑FET的栅电极和HEMT的栅电极通过第一金属互联条连接；T型FIN结构p‑FET的漏电极和HEMT的漏电极通过第二金属互联条连接。通过T型FIN结构p‑FET的源漏沟道设有的多个T型FIN结构可以增强栅级可控性和电流驱动能力，降低器件功耗。通过调节T型FIN结构的FIN宽，可以形成增强型器件，还可以调控阈值电压进而改善反相器的性能。