-
公开(公告)号：CN114725093B
公开(公告)日：2024-04-16
申请号：CN202210095232.4
申请日：2022-01-26
Applicant: 西安电子科技大学广州研究院
IPC: H01L27/092 , H01L21/8258
Abstract: 本发明公开了一种Si CMOS逻辑器件与GaN电力电子器件单片异质集成电路及其制备方法，包括：衬底、GaN缓冲层、第一AlGaN势垒层、第二AlGaN势垒层、隔离槽；第一AlGaN势垒层上设有第一p‑GaN层，第一p‑GaN层上设有SiN隔离层；SiN隔离层上设有p‑Si层；p‑Si层上覆盖有栅介质层；栅介质层上设有第一栅电极、第二栅电极；第一栅电极的两侧分别设有第一源电极和第一漏电极；第二栅电极的两侧分别设有第二源电极和第二漏电极；第二AlGaN势垒层上设有第二p‑GaN层、第三源电极和第三漏电极；第一漏电极与第二漏电极通过第一金属互联条电气连接；第一栅电极与第二栅电极通过第二金属互联条电气连接。本发明的器件具有优异的高频高效率等性能。
-
公开(公告)号：CN114725094A
公开(公告)日：2022-07-08
申请号：CN202210096697.1
申请日：2022-01-26
Applicant: 西安电子科技大学广州研究院
IPC: H01L27/092 , H01L21/8258
Abstract: 本发明公开了一种Si‑GaN单片异质集成反相器，包括：衬底、衬底上的GaN缓冲层、位于GaN缓冲层上的第一AlGaN势垒层和第二AlGaN势垒层；第一AlGaN势垒层和第二AlGaN势垒层之间具有隔离槽；第一AlGaN势垒层上设有第一p‑GaN层，第一p‑GaN层上设有SiN隔离层；SiN隔离层上设有Si有源层；Si有源层上覆盖有栅介质层，栅介质层上设有第一栅电极；第一栅电极的两侧分别设有第一源电极和第一漏电极；第二AlGaN势垒层上设有第二p‑GaN层、第二源电极、第二漏电极、第二栅电极；第一漏电极与第二漏电极通过第一金属互联条电气连接；第一栅电极与第二栅电极通过第二金属互联条电气连接。本发明还提供一种Si‑GaN单片异质集成反相器制备方法，本发明的反相器可实现低静态功耗、高开关频率等特性。
-
公开(公告)号：CN118866984A
公开(公告)日：2024-10-29
申请号：CN202410848778.1
申请日：2024-06-27
Applicant: 西安电子科技大学广州研究院
IPC: H01L29/872 , H01L21/329 , H01L29/417 , H01L29/20 , H01L29/06 , H01L23/31
Abstract: 本发明公开了一种极化结构的氮化镓结势垒肖特基二极管及其制备方法，涉及半导体技术领域，包括：依次层叠设置的衬底、缓冲层、n+‑GaN层、n‑‑GaN漂移层、AlGaN层、i‑GaN层和p‑GaN层；i‑GaN层和p‑GaN层组成的层叠结构与AlGaN层极化产生二维空穴气；阳极，位于层叠设置的AlGaN层、i‑GaN层和p‑GaN层上、并延伸至开口中，与n‑‑GaN漂移层接触；阴极，位于n+‑GaN层上、且与n‑‑GaN漂移层间隔设置；钝化层，覆盖在阳极、p‑GaN层、i‑GaN层、AlGaN层、n‑‑GaN漂移层和阴极暴露的表面，钝化层包括第一开口和第二开口，第一开口暴露出所述阳极，第二开口暴露出阴极。本发明能够降低反向泄露电流，以及提高器件耐压。
-
公开(公告)号：CN114725093A
公开(公告)日：2022-07-08
申请号：CN202210095232.4
申请日：2022-01-26
Applicant: 西安电子科技大学广州研究院
IPC: H01L27/092 , H01L21/8258
Abstract: 本发明公开了一种Si CMOS逻辑器件与GaN电力电子器件单片异质集成电路及其制备方法，包括：衬底、GaN缓冲层、第一AlGaN势垒层、第二AlGaN势垒层、隔离槽；第一AlGaN势垒层上设有第一p‑GaN层，第一p‑GaN层上设有SiN隔离层；SiN隔离层上设有p‑Si层；p‑Si层上覆盖有栅介质层；栅介质层上设有第一栅电极、第二栅电极；第一栅电极的两侧分别设有第一源电极和第一漏电极；第二栅电极的两侧分别设有第二源电极和第二漏电极；第二AlGaN势垒层上设有第二p‑GaN层、第三源电极和第三漏电极；第一漏电极与第二漏电极通过第一金属互联条电气连接；第一栅电极与第二栅电极通过第二金属互联条电气连接。本发明的器件具有优异的高频高效率等性能。
-
Patent Agency Ranking
公开(公告)号：CN118213404A
公开(公告)日：2024-06-18
申请号：CN202410255674.X
申请日：2024-03-06
Applicant: 西安电子科技大学广州研究院
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明公开了一种增强型p沟道氮化镓场效应晶体管及其制备方法，结构包括：衬底层、GaN缓冲层、i‑GaN沟道层、第一AlN层、InAlN势垒层、第二AlN层和p‑GaN层形成的台面结构；p‑GaN层上表面两侧区域分别设置有源、漏电极；两电极之间的部分表面区域通过刻蚀多个平行于源漏沟道的凹槽形成有多个T型Fin结构；凹槽的刻蚀深度达到i‑GaN沟道层且不超过该层下表面；在整个台面结构上表面和侧面覆盖有栅介质层，栅介质层覆盖T型Fin结构的表面、侧面和各凹槽的底部表面；源漏电极表面的栅介质层上设置有开孔；在T型Fin结构的表面、侧面和各凹槽的底部表面的栅介质层上设置有一层栅电极。本发明能增强栅极控制能力，降低漏电，抑制短沟道效应，可调控阈值电压，提升器件性能。
-
公开(公告)号：CN114420748A
公开(公告)日：2022-04-29
申请号：CN202111301947.2
申请日：2021-11-04
Applicant: 西安电子科技大学广州研究院
IPC: H01L29/205 , H01L29/15 , H01L29/778 , H01L21/335
Abstract: 本发明公开了一种基于p‑InGaN/GaN超晶格结构的增强型GaN器件及其制备方法，该器件自下而上依次包括：衬底、缓冲层、第一UID‑GaN层、势垒层，势垒层的左右两侧上表面设有源电极和漏电极；其中，源电极和漏电极中间的势垒层上依次向上设有第二UID‑GaN层、p‑InGaN/GaN超晶格层以及栅电极；第一UID‑GaN层的部分上表面、势垒层以及p‑InGaN/GaN超晶格层上均设有钝化层；源电极、漏电极以及栅电极上均设有互连金属。本发明提供的器件结构降低了杂质散射对载流子迁移率的影响，提高了空穴迁移率，增加了空穴浓度，提高了器件阈值电压，进而提升了器件可靠性，为实现高性能GaN基电力电子器件和集成电路夯实了基础。
-
公开(公告)号：CN114725094B
公开(公告)日：2024-04-30
申请号：CN202210096697.1
申请日：2022-01-26
Applicant: 西安电子科技大学广州研究院
IPC: H01L27/092 , H01L21/8258
Abstract: 本发明公开了一种Si‑GaN单片异质集成反相器，包括：衬底、衬底上的GaN缓冲层、位于GaN缓冲层上的第一AlGaN势垒层和第二AlGaN势垒层；第一AlGaN势垒层和第二AlGaN势垒层之间具有隔离槽；第一AlGaN势垒层上设有第一p‑GaN层，第一p‑GaN层上设有SiN隔离层；SiN隔离层上设有Si有源层；Si有源层上覆盖有栅介质层，栅介质层上设有第一栅电极；第一栅电极的两侧分别设有第一源电极和第一漏电极；第二AlGaN势垒层上设有第二p‑GaN层、第二源电极、第二漏电极、第二栅电极；第一漏电极与第二漏电极通过第一金属互联条电气连接；第一栅电极与第二栅电极通过第二金属互联条电气连接。本发明还提供一种Si‑GaN单片异质集成反相器制备方法，本发明的反相器可实现低静态功耗、高开关频率等特性。
-
公开(公告)号：CN118866983A
公开(公告)日：2024-10-29
申请号：CN202410848777.7
申请日：2024-06-27
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L29/872 , H01L21/329 , H01L29/417 , H01L29/20 , H01L29/06 , H01L23/31
Abstract: 本发明公开了一种极化终端结构的GaN肖特基势垒二极管及其制备方法，涉及半导体技术领域，包括：依次层叠设置的衬底、缓冲层、n+‑GaN层、n‑‑GaN漂移层、AlGaN层、i‑GaN层和p‑GaN层；i‑GaN层和p‑GaN层组成的层叠结构与AlGaN层极化产生二维空穴气，层叠设置的AlGaN层、i‑GaN层和p‑GaN层的正投影位于n‑‑GaN漂移层的正投影的第一区域，n‑‑GaN漂移层的正投影包括第一区域和第二区域；阳极，位于层叠设置的AlGaN层、i‑GaN层和p‑GaN层上、并延伸至n‑‑GaN漂移层中；阳极的正投影与n‑‑GaN漂移层的正投影的第一区域和第二区域均交叠；阴极，位于n+‑GaN层上、且与n‑‑GaN漂移层间隔设置。本发明能够降低反向泄露电流，以及提高器件耐压。
-
公开(公告)号：CN114420742A
公开(公告)日：2022-04-29
申请号：CN202111300410.4
申请日：2021-11-04
Applicant: 西安电子科技大学广州研究院
IPC: H01L29/06 , H01L29/80 , H01L29/205 , H01L21/335
Abstract: 本发明公开了一种基于GaN基增强型器件的单片集成反相器及其制备方法，其中，反相器自下而上依次包括衬底、缓冲层、UID‑GaN层、AlGaN势垒层、UID‑InGaN层以及p‑InGaN层，器件中间设有一深至UID‑GaN层的隔离槽以将器件分为左右两部分；其中，器件左侧的p‑InGaN层上设有第一源电极和第一漏电极，第一源电极和第一漏电极之间设有深至p‑InGaN层的第一栅电极，以形成p沟道增强型异质结构场效应晶体管；器件右侧的AlGaN势垒层上设有第二源电极和第二漏电极，p‑InGaN层上设有第二栅电极，以形成n沟道增强型异质结构场效应晶体管。本发明提供的器件提高了p沟道GaN增强型器件的饱和电流密度，降低了导通电阻；同时抑制了n沟道GaN增强型器件的栅漏电，提高了栅压摆幅。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.032 seconds)
