-
公开(公告)号:CN114970849B
公开(公告)日:2024-08-13
申请号:CN202210744277.X
申请日:2022-06-28
Applicant: 西安交通大学
IPC: G06N3/063 , G06N3/0464
Abstract: 本发明公开了一种硬件加速器多阵列并行计算方法及系统,对硬件加速器中的卷积运算进行分块处理;根据分块处理后的单层卷积,加载GEMM运算对应的输入数据、权重数据,根据加载的输入数据、权重数据以及数据在加速器缓存中的起始地址并行进行计算,通过多阵列的方式实现GEMM的高效运算,理想状态下能够节省GEMM运算接近至少一半的运算时间,提升基于卷积的神经网络在张量加速器上的推理效率,本发明多阵列的并行计算方式可减少权重数据的重复加载,缩小计算时间和访存时间的差距,提升卷积运算的效率,各计算模块可以并行计算,将不同模块的计算结果直接保存到根据基地址和偏移地址计算出的缓存地址中,保证了计算结果的正确性。
-
公开(公告)号:CN111198843B
公开(公告)日:2023-03-28
申请号:CN201911319133.4
申请日:2019-12-19
Applicant: 西安交通大学
Abstract: 本发明公开了一种基于应用处理器片上总线控制的文件系统写加速方法,包括以下步骤:调用文件系统的open()函数创建文件,获得文件句柄;调用文件系统的write()函数向文件中写入传感器数据,文件系统按固定文件大小向存储器中写入数据,其中,单次写入按Page大小进行,写入过程中文件系统仅生成Page的Tags信息,驱动层将Page的Tags信息拷贝至控制器的缓冲区;当处理器获得数据写开始信号时,则开始监听片上总线的数据;协处理器获取片上总线Page并暂存,然后将外设数据缓冲区内的数据按固定大小替换Page数据区,并向存储器发送替换后的Page;当剩余写入文件大小小于等于0时,则文件写入结束;文件系统调用close()函数关闭该文件,该方法能够加速文件系统的存储性能。
-
公开(公告)号:CN115100505A
公开(公告)日:2022-09-23
申请号:CN202210769541.5
申请日:2022-07-01
Applicant: 西安交通大学
IPC: G06V10/94 , G06T1/60 , G06T7/62 , G06V10/24 , G06V10/764
Abstract: 本发明公开了一种实现NMS计算和目标框坐标原尺寸下转换的方法和系统,通过将NMS中的计算过程拆分成置信度筛选出有效边框、有效边框的中心坐标转换左上角和右下角坐标、交并比计算的三个计算过程,在边框输入的时钟周期内,可流水完成NMS的计算,并有效减少了计算时间,提高了计算速度。筛选物体置信度高于置信度阈值的边框作为有效边框,只存储有效边框在寄存器组,利用读写指针控制寄存器组中有效边框依次进行交并比计算,大大减少了中间数据的存储;置信度筛选,有效信息整合和交并比计算的三级流水线,使计算效率大大增加,当最后一个边框携带信息输入完毕后,可使NMS的最终目标框同步输出,经原图尺寸转换后,得到可直接显示的最终有效边框信息。
-
公开(公告)号:CN101841309B
公开(公告)日:2013-01-02
申请号:CN201010193333.2
申请日:2010-06-07
Applicant: 西安交通大学
IPC: H03F3/45
Abstract: 本发明公开了一种轨对轨运算放大器,包括米勒补偿电路,该电路分别连接有第一级电路和第二级电路,第一级电路包含有N管输入电路、P管输入电路、电流注入电路、电流抽取电路、第一级输出支路电路以及偏置电路;电流抽取电路补偿P管输入电路注入到第一级输出支路电路中的电流,使第一级输出支路电路中的电流不受P管输入电路中电流的影响;同理,电流注入电路补偿N管输入电路注入到第一级输出支路中的电流,使第一级输出支路中电流不受N管输入电路中电流的影响;所述第二级电路是一个以电流源为负载的共源放大器。该种运算放大器不但结构简单,而且能够在轨对轨电压范围内保证较高的增益,并稳定第一级输出端的直流电平,提高运放的带宽。
-
公开(公告)号:CN101841328A
公开(公告)日:2010-09-22
申请号:CN201010193332.8
申请日:2010-06-07
Applicant: 西安交通大学
IPC: H03L7/08
Abstract: 本发明公开了一种预充电型鉴频鉴相器,包括预充电型鉴频鉴相电路,所述鉴频鉴相电路还连接有一高阻消除电路,所述高阻消除电路由第一至三反相器、第一、二P型MOS管以及第一至三N型MOS管连接构成。本发明在常用预充电型鉴频鉴相器的基础上通过加入高阻消除电路,一是消除了高阻节点,使电路输出节点时钟连接到电源或地上,输出节点电平在任何时刻都是确定的电平,电路抗干扰能力大大提高;二是消除了在输入信号由高到低变化过程中由电流竞争引起的输出电平偏离,使得输出电平回复到标准电平。
-
公开(公告)号:CN101640475A
公开(公告)日:2010-02-03
申请号:CN200910023803.8
申请日:2009-09-04
Applicant: 西安交通大学
CPC classification number: H02M3/158 , H02M2001/0009
Abstract: 本发明公开了基于对消法的抗干扰电流采样电路,在传统方法基础上,增加一组没有输出的较小辅助开关管Mpx、Mnx,并保证辅助开关管与工作开关管Mp、Mn匹配良好,然后对辅助开关管进行相同的采样,不仅能有效滤除电源电压和开关管开关动作所带来的干扰,而且控制环路和稳定性补偿仍可以延用传统的方法,进行实时的过流保护,电路结构实现简单。
-
公开(公告)号:CN110097581B
公开(公告)日:2021-02-19
申请号:CN201910350982.X
申请日:2019-04-28
Applicant: 西安交通大学
Abstract: 本发明提供的基于点云配准ICP算法构建K‑D树的方法,该方法将点云空间划分为多个子空间,定义存在数据点的子空间为有效子空间,针对有效子空间建立K‑D树,以此来降低点云K‑D树的复杂度,加快硬件构建K‑D树的速度,同时减轻硬件的存储负担。该方法用直接存储方式来存储点云数据,根据子空间坐标直接获取该子空间内所有数据的地址,以此利用硬件并行处理的优势加快最近邻查询,该方法为加速迭代最近点算法的硬件系统提供了解决方案。
-
公开(公告)号:CN104168025B
公开(公告)日:2017-06-06
申请号:CN201410421675.3
申请日:2014-08-25
Applicant: 西安交通大学
IPC: H03M1/38
Abstract: 本发明涉及一种电荷式流水线逐次逼近型模数转换器,包括BCT结构,BCT结构的输入端和输出端均连接有级内采用低位数低功耗的SAR型ADC结构;且输入端连接的SAR型ADC结构为共模不变的SAR型结构;输出端连接的SAR型ADC结构为电荷分享SAR型结构。通过设置与BCT结构相连接的两级SAR型ADC结构,结合了SAR型ADC以及BCT结构的低功耗以及流水线在速度方面的优势,在实现中等采样速率以及中等转换精度的ADC具有相对明显的功耗优势。两个子级ADC均为低位数的SAR型结构以及BCT采用简单放大器结构,电路整体面积较小,且采用了BCT结构替代了原有的常规放大器结构,达到了进一步降低功耗的目的。
-
公开(公告)号:CN103269159A
公开(公告)日:2013-08-28
申请号:CN201310180385.X
申请日:2013-05-15
Applicant: 西安交通大学
IPC: H02M3/10
Abstract: 本发明公开了一种电压模控制DC-DC模式自动转换电路,包括功率级电路、反馈网络、PWM产生级、模式转换电路、控制逻辑电路;功率级电路分别为模式转换电路和反馈网络提供采样电压VSW和输出电压VOUT;反馈网络为模式转换电路和PWM产生级提供反馈电压VFB;PWM产生级为模式转换电路和控制逻辑提供时钟信号Clk和PWM信号VPWM;模式转换电路为控制逻辑电路提供模式转换逻辑电平VM;控制逻辑电路为功率级提供功率管开关逻辑信号VD。本发明采用了电压采样电路,使得电压模DC-DC转换器避免了对电流采样电路的依赖,并且使得模式切换平稳过渡,避免误触发的发生使电路在轻、重载模式之间震荡。本发明可用于集成电路。
-
公开(公告)号:CN103152047A
公开(公告)日:2013-06-12
申请号:CN201210585661.6
申请日:2012-12-28
Applicant: 西安交通大学
IPC: H03M1/12
Abstract: 本发明公开了一种流水线ADC中1.5位子ADC链温度计码的分级编码方法,是将流水线ADC链中的1.5位子ADC每相邻两级分为一组,两两分组组成多个基本编码单元,每个基本编码单元都是将其包含的两级1.5位子ADC的四位温度计码预先编码,得到多组三位二进制码,以三位二进制码为基本单元,经延时对准模块后,再按照权重将这些三位二进制码进行移位相加得到最终结果;或者将这些三位二进制码按从后向前的方式,再次进行分组预编码,最后将分组后编码得到的二进制码仍按权值大小移位相加,实现最终编码。该方法能够在不增加设计复杂度和硬件开销的前提下,解决现有编码方法在高速、高精度流水线ADC中应用时的不足。
-
-
-
-
-
-
-
-
-