公开(公告)号：CN117795670A

公开(公告)日：2024-03-29

申请号：CN202280046119.5

申请日：2022-11-30

Applicant: 英特尔公司

Inventor： G·帕斯达斯特 ,  钱治国 ,  S·N·蒂亚戈劳伊 ,  L·塞莎恩 ,  P·王 ,  D·达斯夏尔马 ,  S·尼马加达 ,  Z·吴 ,  S·乔德里 ,  N·兰卡

IPC: H01L23/528 ,  H01L25/00 ,  H01L25/065 ,  H10B80/00 ,  H01L23/00 ,  H01L23/538 ,  H01L23/522 ,  H01L23/525

Abstract: 一种微电子器件、包括该器件的半导体封装、包括该封装的IC器件组件以及制造该器件的方法。所述器件包括：衬底；所述衬底上的物理层(PHY)电路装置，包括多个接收(RX)电路和多个发送(TX)电路；电触点结构，所述电触点结构在所述器件的底表面处；信号传送路径，所述信号传送路径在一方面的所述电触点结构与另一方面的所述RX电路中的至少一些或所述TX电路中的至少一些之间延伸；以及电通路，所述电通路通向所述PHY电路装置并且被配置为实现以下中的至少一者：输入到所述器件的启用信号将行进通过所述电通路中的至少一些电通路以启用所述PHY电路装置的一部分；以及输入到所述器件的禁用信号将行进通过所述电通路中的至少一些电通路以禁用所述PHY电路装置的对应部分。

公开(公告)号：CN115863332A

公开(公告)日：2023-03-28

申请号：CN202211023818.6

申请日：2022-08-24

Applicant: 英特尔公司

Inventor： G·帕斯达斯特 ,  S·N·蒂亚戈劳伊 ,  A·A·埃尔谢尔比尼 ,  T·卡尔尼克 ,  R·穆诺茨 ,  K·斯塔福德

IPC: H01L25/18 ,  H01L23/48 ,  H01L23/528

Abstract: 本文公开的实施例包括电子封装。在实施例中，电子封装包括封装衬底和耦合到封装衬底的管芯模块。在实施例中，管芯模块包括管芯和耦合到管芯的小芯片。在实施例中，小芯片通过混合接合互连架构耦合到管芯。本公开涉及具有HBI小芯片架构的测试和调试支持。

公开(公告)号：CN115863330A

公开(公告)日：2023-03-28

申请号：CN202211017884.2

申请日：2022-08-24

Applicant: 英特尔公司

Inventor： G·帕斯达斯特 ,  S·N·蒂亚戈劳伊 ,  A·A·埃尔谢尔比尼

IPC: H01L25/18

Abstract: 本文公开的实施例包括管芯模块和电子封装。在实施例中，一种管芯模块包括基础管芯，其中，基础管芯包括功能块。在实施例中，管芯模块进一步包括在靠近功能块处耦合至基础管芯的小芯片。在实施例中，小芯片包括与功能块类似的功能。

公开(公告)号：CN117581353A

公开(公告)日：2024-02-20

申请号：CN202280042455.2

申请日：2022-07-21

Applicant: 英特尔公司

Inventor： G·帕斯达斯特 ,  S·N·蒂亚戈劳伊 ,  A·A·埃尔谢尔比尼 ,  T·卡尔尼克 ,  D·库里安 ,  J·赛博特

IPC: H01L23/00

Abstract: 本文公开的实施例包括管芯和管芯模块。在实施例中，管芯包括具有第一表面和与第一表面相反的第二表面的衬底。在实施例中，衬底包括半导体材料。在实施例中，具有第一间距的第一凸块在衬底的第一表面上。在实施例中，第一层围绕第一凸块，其中第一层包括电介质材料。在实施例中，具有第二间距的第二凸块在衬底上。在实施例中，第二间距大于第一间距。在实施例中，第二层围绕第二凸块，其中第二层包括电介质材料。

公开(公告)号：CN115472592A

公开(公告)日：2022-12-13

申请号：CN202210511402.2

申请日：2022-05-11

Applicant: 英特尔公司

Inventor： A·A·埃尔谢尔比尼 ,  S·E·西尔斯 ,  S·N·蒂亚戈劳伊 ,  G·S·帕斯达斯特 ,  钱治国 ,  K·C·科柳鲁 ,  V·K·拉詹 ,  S·M·利夫 ,  J·M·斯旺

IPC: H01L23/528 ,  H01L23/538 ,  H01L23/48 ,  H01L25/18 ,  H01L21/768

Abstract: 本发明涉及通过连接内桥接管芯的选择性布线。公开了一种集成电路(IC)，其包括第一管芯上的第一导电迹线、第二管芯上的第二导电迹线、以及使第一导电迹线与第二导电迹线电耦合的导电通路。第二管芯用互连而耦合至第一管芯。导电通路包括所述互连的位于接近第一管芯中的区域的外缘的位置处的部分，第一导电迹线不可通过该区域进行布线。在一些实施例中，导电通路远离该区域对电连接重新布线。在一些实施例中，该区域包括具有高布线密度的高拥塞区带。在其他实施例中，该区域包括“禁止布线”区带。

公开(公告)号：CN114762107A

公开(公告)日：2022-07-15

申请号：CN202080082394.3

申请日：2020-08-11

Applicant: 英特尔公司

Inventor： A·埃尔谢尔比尼 ,  M·科布林斯基 ,  S·利夫 ,  J·斯旺 ,  G·帕斯达斯特 ,  S·N·蒂亚戈劳伊

IPC: H01L23/528 ,  H01L23/498 ,  H01L23/50 ,  H01L23/522

Abstract: 可以形成一种集成电路设备，其包括电子衬底和在电子衬底上的金属化结构，其中，金属化结构包括：第一层级，第一层级包括第一电介质材料层；在第一层级上的第二层级，其中，第二层级包括第二电介质材料层；在第二层级上的第三层级，其中，第三层级包括第三电介质材料层；至少一个电源/接地结构，在第二层级中；以及至少一个跳层级过孔，至少部分地穿过第一层级的第一电介质材料层、穿过第二层级的第二电介质材料层并且至少部分地穿过第三层级的第三电介质材料层延伸，其中，至少一个跳层级过孔包括连续导电材料。