-
公开(公告)号：CN105492989B
公开(公告)日：2018-11-16
申请号：CN201380079117.7
申请日：2013-09-30
Applicant: 英特尔公司
IPC: G06F1/04
CPC classification number: G06F13/00 , G06F1/3206 , G06F9/46 , G06F13/4273 , Y02D10/14 , Y02D10/151
Abstract: 生成与特定的高速缓存记录相关联的请求，此请求将通过互连被发送至与高速缓存区块相关联的系统组件。通过专用唤醒‑警告信道来发送向系统组件指示此请求将到达的唤醒‑警告信号。唤醒‑警告信号使被禁用的时钟被解除门控为启用状态。随后，将此请求发送至系统组件。
-
公开(公告)号：CN114493978A
公开(公告)日：2022-05-13
申请号：CN202111120599.9
申请日：2021-09-24
Applicant: 英特尔公司
Abstract: 用于加速器控制器中心(ACH)的方法和装置。ACH可以是独立组件，或者集成在诸如GPU之类的加速器中的管芯或封装上。ACH可以包括主机设备链路(HDL)接口、一个或多个快速外围组件互连(PCIe)接口、一个或多个高性能加速器链路(HPAL)接口以及路由器，该路由器可操作地耦合到HDL接口、一个或多个PCIe接口以及一个或多个HPAL接口中的每一个。HDL接口配置为经由HDL链路耦合到主机CPU，并且一个或多个HPAL接口配置为耦合到一个或多个HPAL，该一个或多个HPAL用于访问高性能加速器结构(HPAF)，例如，NVlink结构和CCIX(用于加速器的高速缓存一致性互连)结构。包括ACH的平台或具有集成的ACH的加速器支持使用RDMA语义来进行RDMA传送，从而在没有CPU参与的情况下实现在发起方上的加速器存储器与目标之间的传送。
-
公开(公告)号：CN113168366A
公开(公告)日：2021-07-23
申请号：CN201980043425.1
申请日：2019-11-27
Applicant: 英特尔公司
IPC: G06F11/273 , G06F11/16
Abstract: 一种检查两个或更多个数据行中的冗余的方法，该方法包括：在第一数据行上接收数据；计算第一数据行的数据上的第一循环冗余检查(CRC)值；用存储的存储器值对第一CRC值执行异或(XOR)函数；以及用XOR函数的结果更新该存储的存储器值；以及在附加的数据行上重复直到最后一行被处理，使得如果最终存储的存储器值不是零则指示错误。一种用于检查两个核正在以锁步方式操作的装置包括：第一核，包括第一数据检查器；第二核，包括第二数据检查器；以及锁步检查器，用于将第一数据检查器的输出与第二数据检查器的输出进行比较。
-
公开(公告)号：CN105492989A
公开(公告)日：2016-04-13
申请号：CN201380079117.7
申请日：2013-09-30
Applicant: 英特尔公司
IPC: G06F1/04
CPC classification number: G06F13/00 , G06F1/3206 , G06F9/46 , G06F13/4273 , Y02D10/14 , Y02D10/151
Abstract: 生成与特定的高速缓存记录相关联的请求，此请求将通过互连被发送至与高速缓存区块相关联的系统组件。通过专用唤醒-警告信道来发送向系统组件指示此请求将到达的唤醒-警告信号。唤醒-警告信号使被禁用的时钟被解除门控为启用状态。随后，将此请求发送至系统组件。
-
Patent Agency Ranking
公开(公告)号：CN103119568A
公开(公告)日：2013-05-22
申请号：CN201180045186.7
申请日：2011-08-03
Applicant: 英特尔公司
CPC classification number: G06F12/0833 , G06F12/0817 , G06F12/0822 , G06F12/0831 , G06F12/084 , G06F13/4265 , G06F2212/621 , G06F2212/622
Abstract: 在一个实施例中，一种方法包括从第一高速缓存代理接收读取请求，确定与存储器位置相关联的目录条目是否指示信息不存在于远程高速缓存代理中，并且如果是，则在关于读取请求的监听处理完成之前将来自存储器位置的信息发送到第一高速缓存代理。描述并要求保护其他的实施例。
-
公开(公告)号：CN115951978A
公开(公告)日：2023-04-11
申请号：CN202211089570.3
申请日：2022-09-07
Applicant: 英特尔公司
Abstract: 在进一步的实施例中，提供了片上系统集成电路(SoC)，该SoC包括：有源基础管芯，包括第一缓存存储器；第一管芯，安装在有源基础管芯上并与有源基础管芯耦合；以及第二管芯，安装在有源基础管芯上并与有源基础管芯和第一管芯耦合。第一管芯包括互连组织、输入/输出接口和原子性操作处置器。第二管芯包括图形处理元件的阵列以及至有源基础管芯的第一缓存存储器的接口。图形处理元件中的至少一个配置成用于经由原子性操作处置器执行对存储器设备的原子性操作。
-
公开(公告)号：CN113849425A
公开(公告)日：2021-12-28
申请号：CN202011574017.X
申请日：2020-12-25
Applicant: 英特尔公司
IPC: G06F12/0815
Abstract: 本发明涉及冗余高速缓存一致性存储器结构。处理器，包括：核；以及耦合至核的高速缓存一致性存储器结构，并且具有：主高速缓存代理(PCA)，该主高速缓存代理(PCA)被配置成用于提供主访问路径；以及次级高速缓存代理(SCA)，该次级高速缓存代理(SCA)被配置成用于提供对主访问路径冗余的次级访问路径，其中PCA具有一致性控制器，该一致性控制器被配置成用于保持次级访问路径中的数据与主要访问路径中的数据一致。
-
公开(公告)号：CN108701052A
公开(公告)日：2018-10-23
申请号：CN201780011502.6
申请日：2017-01-19
Applicant: 英特尔公司
IPC: G06F9/46
CPC classification number: G06F13/4068 , G06F13/16
Abstract: 在一个实施例中，一种设备包括：编码器，该编码器从请求者接收未发布事务并将未发布事务的信息编码成具有为未发布事务保留的预定根总线标示符的编码的事务标识符；以及第一发射器，其向织构发送包括编码的事务标识符的未发布事务，以使得未发布事务能够被路由到目的地。描述并要求保护了其它实施例。
-
公开(公告)号：CN103119568B
公开(公告)日：2016-03-30
申请号：CN201180045186.7
申请日：2011-08-03
Applicant: 英特尔公司
CPC classification number: G06F12/0833 , G06F12/0817 , G06F12/0822 , G06F12/0831 , G06F12/084 , G06F13/4265 , G06F2212/621 , G06F2212/622
Abstract: 在一个实施例中，一种方法包括从第一高速缓存代理接收读取请求，确定与存储器位置相关联的目录条目是否指示信息不存在于远程高速缓存代理中，并且如果是，则在关于读取请求的监听处理完成之前将来自存储器位置的信息发送到第一高速缓存代理。描述并要求保护其他的实施例。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.018 seconds)
