公开(公告)号：CN117795495A

公开(公告)日：2024-03-29

申请号：CN202280040550.9

申请日：2022-07-07

Applicant: 英特尔公司

Inventor： T·里默 ,  S·苏 ,  M·德巴奇 ,  B·G·沃伦 ,  N·A·苏塔尔 ,  A·杜尔格

IPC: G06F15/173 ,  G06T1/60 ,  G06T1/20 ,  G06F13/28 ,  G06F15/78

Abstract: 本文描述的示例涉及具有至少一个集成通信系统的第一图形处理单元(GPU)，其中所述至少一个集成通信系统将应用可靠性协议来与关联于第二GPU的第二至少一个集成通信系统通信，以将数据从第一存储器区域复制到第二存储器区域，并且其中所述第一存储器区域与所述第一GPU相关联，且所述第二存储器区域与所述第二GPU相关联。

公开(公告)号：CN114493978A

公开(公告)日：2022-05-13

申请号：CN202111120599.9

申请日：2021-09-24

Applicant: 英特尔公司

Inventor： P·马罗利亚 ,  A·赫德里奇 ,  R·桑卡兰 ,  R·帕尔 ,  D·普费尔 ,  S·苏尔 ,  A·杜尔格

IPC: G06T1/20 ,  G06F9/445

Abstract: 用于加速器控制器中心(ACH)的方法和装置。ACH可以是独立组件，或者集成在诸如GPU之类的加速器中的管芯或封装上。ACH可以包括主机设备链路(HDL)接口、一个或多个快速外围组件互连(PCIe)接口、一个或多个高性能加速器链路(HPAL)接口以及路由器，该路由器可操作地耦合到HDL接口、一个或多个PCIe接口以及一个或多个HPAL接口中的每一个。HDL接口配置为经由HDL链路耦合到主机CPU，并且一个或多个HPAL接口配置为耦合到一个或多个HPAL，该一个或多个HPAL用于访问高性能加速器结构(HPAF)，例如，NVlink结构和CCIX(用于加速器的高速缓存一致性互连)结构。包括ACH的平台或具有集成的ACH的加速器支持使用RDMA语义来进行RDMA传送，从而在没有CPU参与的情况下实现在发起方上的加速器存储器与目标之间的传送。