公开(公告)号：CN118280934A

公开(公告)日：2024-07-02

申请号：CN202311247124.5

申请日：2023-09-26

Applicant: 英特尔公司

Inventor： K·达马维卡塔 ,  S·V·皮坦巴拉姆 ,  段刚 ,  S·阿鲁尔纳拉辛哈克里希纳 ,  S·R·帕塔尔 ,  H·A·卡斯特罗德拉托雷

IPC: H01L23/31 ,  H01L21/56 ,  H01L21/48 ,  H01L23/48 ,  H01L23/538

Abstract: 本发明名称是“用于具有不对称镀层的封装衬底的技术”。公开用于具有可变鳍片数量的带状场效应晶体管的技术。在说明性实施例中，形成半导体鳍片的堆叠，其中每个半导体鳍片具有源区、沟道区和漏区。可以选择性地移除一些或所有沟道区，从而允许调节驱动电流和/或泄漏电流。在一些实施例中，可以移除在堆叠的顶部附近的半导体鳍片中的一个或多个。在其它实施例中，可以移除在堆叠的底部或更靠近堆叠的底部的半导体鳍片中的一个或多个。

公开(公告)号：CN116344517A

公开(公告)日：2023-06-27

申请号：CN202211464943.0

申请日：2022-11-22

Applicant: 英特尔公司

Inventor： A·阿列克索夫 ,  田中宏树 ,  K·达马维卡塔

IPC: H01L23/64 ,  H01L23/538 ,  H01L21/48

Abstract: 本文中的实施例涉及针对衬底内的电耦合沟槽电容器的系统、装置或过程。所述衬底可以是诸如玻璃中介层之类的中介层的一部分，其中所述沟槽电容器在附接到所述衬底的表面的一个或多个管芯附近递送高电容密度。所述沟槽电容器的部分可以是所述衬底的表面处的薄膜电容器。所述沟槽从所述衬底的第一侧朝向所述衬底的与第一侧相对的第二侧延伸。可以描述和/或要求保护其他实施例。

公开(公告)号：CN118795616A

公开(公告)日：2024-10-18

申请号：CN202311854784.X

申请日：2023-12-29

Applicant: 英特尔公司

Inventor： B·董 ,  K·达马维卡塔 ,  S·阿加瓦尔 ,  M·赛义德 ,  S·加安

IPC: G02B6/42 ,  G02B6/43

Abstract: 一种集成电路封装包括具有集成电路器件安装表面的衬底和所述衬底中的至少一个光纤安装架。所述光纤安装架包括具有至少一个光纤安装沟道的支撑物，并且所述光纤安装沟道被配置成安装至少一个包层光纤。

公开(公告)号：CN115863300A

公开(公告)日：2023-03-28

申请号：CN202211012308.9

申请日：2022-08-23

Applicant: 英特尔公司

Inventor： J·D·埃克顿 ,  K·达马维卡塔 ,  S·娜德 ,  O·奥杰达 ,  聂白 ,  B·C·马林 ,  段刚 ,  J·韦洪斯基 ,  O·奥兹坎 ,  N·S·海恩

IPC: H01L23/498 ,  H01L23/538 ,  H01L21/48 ,  H01L21/768

Abstract: 本文中公开的实施例包括电子封装以及形成此类电子封装的方法。在实施例中，电子封装包括多个堆叠层。在实施例中，第一迹线在第一层上，其中，第一迹线具有第一厚度。在实施例中，第二迹线在第一层上，其中，第二迹线具有大于第一厚度的第二厚度。在实施例中，第二层在第一迹线和第二迹线之上。