-
-
公开(公告)号:CN113094096A
公开(公告)日:2021-07-09
申请号:CN202011001145.5
申请日:2020-09-22
Applicant: 英特尔公司
Inventor: S·帕尔 , S·阿万察 , I·巴蒂 , W-Y·陈 , D·达斯 , A·加吉 , C·S·古拉姆 , J·顾 , 路奎元 , S·马余兰 , J·E·帕拉 , S·斯里尼瓦桑 , V·乔治
Abstract: 本申请公开了用于利用零跳过的向量乘加的指令和逻辑。本文中描述的实施例提供用于实现利用对于稀疏输入的自动零跳过的向量乘加指令的指令和相关联的逻辑。一个实施例提供一种通用图形处理器,包括逻辑,用于执行操作,这些操作包括:取出硬件宏指令,该硬件宏指令具有断言掩码、重复计数和一组初始操作数,其中初始操作数包括目的地操作数和多个源操作数。硬件宏指令配置为对与一组矩阵相关联的输入数据执行一个或多个乘法/加法操作。
-
-
公开(公告)号:CN107771308A
公开(公告)日:2018-03-06
申请号:CN201680030742.6
申请日:2016-05-27
Applicant: 英特尔公司
CPC classification number: G06F1/1681 , E05F1/1215 , E05Y2900/606 , G06F1/1626
Abstract: 本文所描述的特定实施例提供一种设备,该设备包括第一外壳、支架和铰链,该铰链将第一外壳可旋转地耦合至支架。铰链包括切换螺栓,该切换螺栓被配置成有选择地向铰链提供摩擦扭矩;扭转弹簧,该扭转弹簧被配置成向铰链提供弹簧扭矩;以及切换机构,该切换机构用于激活和停用切换螺栓,其中由切换螺栓提供的摩擦扭矩大于由扭转弹簧提供的弹簧扭矩。
-
公开(公告)号:CN106796532A
公开(公告)日:2017-05-31
申请号:CN201480079307.3
申请日:2014-06-28
Applicant: 英特尔公司
Abstract: 一种应用处理器(220)包括存储器(240)和虚拟传感器中枢(230),该虚拟传感器中枢耦合到存储器(240)。所述中枢(230)包括:多个传感器驱动器、以及传感器融合驱动器,该传感器融合驱动器通信地耦合到多个传感器驱动器,其中,传感器融合驱动器从多个传感器驱动器接收输入,并对数据进行处理以生成传感器数据。由于所述中枢(230)的这种设计,电子设备可以实现低功耗的效果。
-
公开(公告)号:CN107771308B
公开(公告)日:2021-12-21
申请号:CN201680030742.6
申请日:2016-05-27
Applicant: 英特尔公司
Abstract: 本文所描述的特定实施例提供一种设备,该设备包括第一外壳、支架和铰链,该铰链将第一外壳可旋转地耦合至支架。铰链包括切换螺栓,该切换螺栓被配置成有选择地向铰链提供摩擦扭矩;扭转弹簧,该扭转弹簧被配置成向铰链提供弹簧扭矩;以及切换机构,该切换机构用于激活和停用切换螺栓,其中由切换螺栓提供的摩擦扭矩大于由扭转弹簧提供的弹簧扭矩。
-
公开(公告)号:CN108885476A
公开(公告)日:2018-11-23
申请号:CN201680084371.X
申请日:2016-04-01
Applicant: 英特尔公司
IPC: G06F1/16
CPC classification number: G06F1/26 , G06F1/1632 , G06F1/1669
Abstract: 描述了涉及用于2合1设备的具有双向无线充电功能的双侧可对接键盘基座的方法和装置。在实施例中,2合1设备基座向2合1设备的平板部分提供数据输入功能和/或提供无线充电功能。还公开并要求保护其他实施例。
-
公开(公告)号:CN104094219A
公开(公告)日:2014-10-08
申请号:CN201280064683.6
申请日:2012-12-12
Applicant: 英特尔公司
CPC classification number: G06F17/3074 , G06F3/165
Abstract: 描述了一种片上系统上的用于音频分布的音频管线。在一个示例中,方法包括:使用耦合到在处理器上运行的操作系统的管线管理器向硬件音频模块添加音频输入端,连接音频输入端至音频源,向硬件音频模块添加音频输出端,以及使用管线管理器连接音频输出端至音频池。
-
-
公开(公告)号:CN110389783A
公开(公告)日:2019-10-29
申请号:CN201910207919.0
申请日:2019-03-19
Applicant: 英特尔公司
Inventor: S·马余兰 , 路奎元 , S·帕尔 , A·加吉 , C·S·古拉姆 , J·E·帕拉 , J·顾 , K·特里芬诺维奇 , H·B·廖 , M·B·麦克弗森 , S·B·沙阿 , S·马瓦哈 , S·琼金斯 , T·R·鲍尔 , V·乔治 , W·陈
Abstract: 本申请公开了用于具有累加的收缩点积的指令和逻辑。本文所描述的实施例提供了一种指令和相关联逻辑,以使GPGPU程序代码能够访问专用硬件逻辑从而加速点积运算。一个实施例提供了一种图形处理单元,所述图形处理单元包括用于取出指令以便执行的取出单元以及用于将所述指令解码成经解码指令的解码单元。所述经解码指令是用于使所述图形处理单元执行并行点积运算的矩阵指令。所述GPGPU还包括用于使用多个收缩层来跨一个或多个SIMD通道执行所述经解码指令的收缩点积单元,其中,为了执行所述经解码指令,在第一收缩层处计算的点积将被输出到第二收缩层,其中,每个收缩层包括一组或多组互连的乘法器与加法器,每组乘法器与加法器用于生成点积。
-
-
-
-
-
-
-
-
-