公开(公告)号：CN117693204A

公开(公告)日：2024-03-12

申请号：CN202211061192.8

申请日：2022-09-01

Applicant: 联华电子股份有限公司

Inventor： 程伟 ,  陈震 ,  王献德

IPC: H10B63/00

Abstract: 本发明公开一种电阻式随机存取存储器结构及其制作方法，其中该电阻式随机存取存储器结构包含一介电层，一下电极、一电阻转换层和一上电极由下至上依序堆叠于介电层上，一间隙壁设置于下电极、电阻转换层和上电极的侧壁，其中间隙壁包含一L型间隙壁和一帆型间隙壁，L型间隙壁接触下电极、电阻转换层和上电极的侧壁，帆型间隙壁设置在L型间隙壁上，一金属线设置于上电极上并且接触上电极以及间隙壁。

公开(公告)号：CN104900649A

公开(公告)日：2015-09-09

申请号：CN201410074602.1

申请日：2014-03-03

Applicant: 联华电子股份有限公司

Inventor： 程伟 ,  李华国 ,  蔡青龙 ,  任驰 ,  许正源

IPC: H01L27/115 ,  H01L29/423 ,  H01L21/8247 ,  H01L21/28

Abstract: 本发明公开一种半导体结构及其制造方法。半导体结构包括一基板、一第一栅结构、一第二栅电极、一第三栅电极及一保护层。第一栅结构包括一第一栅电极及一第一栅介电质，第一栅电极设置在基板上，第一栅介电质覆盖第一栅电极。第二栅电极设置在第一栅电极上，并与第一栅电极电性隔离。第一栅结构相对于第二栅电极具有一延伸部。第三栅电极相邻于第一栅电极和第二栅电极设置，并与第一栅电极、第二栅电极电性隔离。第三栅电极具有一延伸部，位于保护层的一下表面和第一栅结构的延伸部的一上表面之间。

公开(公告)号：CN104810369B

公开(公告)日：2019-01-08

申请号：CN201410031716.8

申请日：2014-01-23

Applicant: 联华电子股份有限公司

Inventor： 陈震 ,  王献德 ,  邱意珊 ,  程伟

IPC: H01L27/1157 ,  H01L29/423

Abstract: 本发明公开一种存储器元件的半导体结构及布局结构，其布局结构包含有多个第一栅极图案、多个第一接触垫图案、多个虚置图案、多个第二接触垫图案、以及多个第二栅极图案。该等第一接触垫图案彼此平行且与该等第一栅极图案电性连接。该等虚置图案与该等第一接触垫图案交错排列，而该等第二接触垫图案则分别设置于一该第一接触垫图案与一该虚置图案之间。另外，该等第二栅极图案是电性连接至该等第二接触垫图案。

公开(公告)号：CN104810369A

公开(公告)日：2015-07-29

申请号：CN201410031716.8

申请日：2014-01-23

Applicant: 联华电子股份有限公司

Inventor： 陈震 ,  王献德 ,  邱意珊 ,  程伟

IPC: H01L27/115 ,  H01L29/423

Abstract: 本发明公开一种存储器元件的半导体结构及布局结构，其布局结构包含有多个第一栅极图案、多个第一接触垫图案、多个虚置图案、多个第二接触垫图案、以及多个第二栅极图案。该等第一接触垫图案彼此平行且与该等第一栅极图案电性连接。该等虚置图案与该等第一接触垫图案交错排列，而该等第二接触垫图案则分别设置于一该第一接触垫图案与一该虚置图案之间。另外，该等第二栅极图案是电性连接至该等第二接触垫图案。

公开(公告)号：CN115867033A

公开(公告)日：2023-03-28

申请号：CN202111119875.X

申请日：2021-09-24

Applicant: 联华电子股份有限公司

Inventor： 陈震 ,  程伟 ,  陈国文 ,  王献德

IPC: H10B43/30 ,  H10B43/35

Abstract: 本发明公开一种半导体存储器结构及其制造方法，其中该半导体存储器结构包含基底，具有元件单元区和接触形成区；存储单元晶体管，设置在元件单元区内的基底上，存储单元晶体管包含栅极和位于栅极和基底之间的电荷存储结构，其中栅极包含位于接触形成区内的延伸部；第一间隙壁，设置在元件单元区内的栅极的侧壁上，其中，第一间隙壁具有第一高度；以及第二间隙壁，设置在接触形成区域内的栅极的延伸部的侧壁上，其中，第二间隙壁具有第二高度，高于第一间隙壁的第一高度。