-
Patent Agency Ranking
公开(公告)号：CN112242486A
公开(公告)日：2021-01-19
申请号：CN201910654128.2
申请日：2019-07-19
Applicant: 联华电子股份有限公司
IPC: H01L45/00
Abstract: 本发明公开一种存储器元件的结构及其制造方法，其中该存储器元件的结构包括基板，有存储区域及逻辑区域。阻障层设置在所述基板上，覆盖所述存储区域及所述逻辑区域。图案化的内层介电层，仅在所述存储区域设置在所述阻障层上。第一通孔结构在所述存储区域形成于所述阻障层与所述图案化的内层介电层中。存储单元结构在所述存储区域，设置在所述图案化的内层介电层，与所述第一通孔结构接触。内连线结构在所述逻辑区域，设置在所述阻障层上。
-
公开(公告)号：CN101373704A
公开(公告)日：2009-02-25
申请号：CN200710141772.7
申请日：2007-08-21
Applicant: 联华电子股份有限公司
IPC: H01L21/00 , H01L21/02 , H01L21/311 , H01L21/3105 , H01L21/768
Abstract: 本发明公开了一种半导体基底的清洗方法。首先，提供半导体基底，半导体基底包含有材料层与图案化光刻胶层，且图案化光刻胶层位于材料层上。之后，利用图案化光刻胶层作为蚀刻掩模对材料层进行接触蚀刻工艺，以在材料层中形成蚀刻孔洞。接着，利用清洗溶剂对半导体基底进行溶剂清洗工艺。其后利用去离子水对半导体基底进行水洗工艺，其中去离子水的温度范围介于30℃至99℃之间。
-
公开(公告)号：CN104900649A
公开(公告)日：2015-09-09
申请号：CN201410074602.1
申请日：2014-03-03
Applicant: 联华电子股份有限公司
IPC: H01L27/115 , H01L29/423 , H01L21/8247 , H01L21/28
Abstract: 本发明公开一种半导体结构及其制造方法。半导体结构包括一基板、一第一栅结构、一第二栅电极、一第三栅电极及一保护层。第一栅结构包括一第一栅电极及一第一栅介电质，第一栅电极设置在基板上，第一栅介电质覆盖第一栅电极。第二栅电极设置在第一栅电极上，并与第一栅电极电性隔离。第一栅结构相对于第二栅电极具有一延伸部。第三栅电极相邻于第一栅电极和第二栅电极设置，并与第一栅电极、第二栅电极电性隔离。第三栅电极具有一延伸部，位于保护层的一下表面和第一栅结构的延伸部的一上表面之间。
-
公开(公告)号：CN100578731C
公开(公告)日：2010-01-06
申请号：CN200710141772.7
申请日：2007-08-21
Applicant: 联华电子股份有限公司
IPC: H01L21/00 , H01L21/02 , H01L21/311 , H01L21/3105 , H01L21/768
Abstract: 本发明公开了一种半导体基底的清洗方法。首先，提供半导体基底，半导体基底包含有材料层与图案化光刻胶层，且图案化光刻胶层位于材料层上。之后，利用图案化光刻胶层作为蚀刻掩模对材料层进行接触蚀刻工艺，以在材料层中形成蚀刻孔洞。接着，利用清洗溶剂对半导体基底进行溶剂清洗工艺。其后利用去离子水对半导体基底进行水洗工艺，其中去离子水的温度范围介于30℃至99℃之间。
-
公开(公告)号：CN116978888A
公开(公告)日：2023-10-31
申请号：CN202210431449.8
申请日：2022-04-22
Applicant: 联华电子股份有限公司
IPC: H01L23/544 , H01L21/66 , G01R31/26
Abstract: 本发明提供一种蚀刻终止检测结构及蚀刻终止检测方法。蚀刻终止检测结构包括衬底、第一介电层、第一终止层与第二介电层。衬底包括器件区与检测区。第一介电层位于衬底上。第一终止层位于第一介电层上。第二介电层位于第一终止层上。在器件区中的第一介电层与第一终止层中具有第一气隙。在检测区中的第二介电层中具有沟槽。沟槽暴露出第一终止层。上述蚀刻终止检测结构可用以检测蚀刻终止信号。
-
-
-
-
Search Results
5
records
(took 0.031 seconds)
