公开(公告)号：CN108475726A

公开(公告)日：2018-08-31

申请号：CN201680074527.6

申请日：2016-12-15

Applicant: 美高森美SOC公司

Inventor： J·L·麦科勒姆 ,  F·扎维 ,  F·K·霍利

IPC: H01L45/00

CPC classification number: H01L45/085 ,  G11C13/0011 ,  G11C13/0069 ,  G11C13/0097 ,  G11C2213/11 ,  G11C2213/51 ,  G11C2213/52 ,  G11C2213/54 ,  G11C2213/56 ,  H01L27/2463 ,  H01L45/12 ,  H01L45/1233 ,  H01L45/1246 ,  H01L45/1253 ,  H01L45/16 ,  H01L45/1608

Abstract: 一种电阻式随机存取存储器器件在第一金属层与第二金属层之间的集成电路中形成并且包括：被布置在第一金属层之上的第一势垒层，被布置在第一势垒层之上的隧穿电介质层，被布置在隧穿电介质层之上的固体电解质层，被布置在固体电解质层之上的离子源层，以及被布置在离子源层之上的第二势垒层。

公开(公告)号：CN113597642A

公开(公告)日：2021-11-02

申请号：CN201980093382.8

申请日：2019-07-23

Applicant: 美高森美SOC公司

Inventor： 薛丰良 ,  F·扎维 ,  P·辛加拉朱 ,  V·恩古延 ,  J·L·麦科勒姆 ,  V·赫克特

IPC: G11C11/412 ,  G11C5/00 ,  G11C13/00 ,  G11C14/00 ,  G11C11/00 ,  G11C29/00 ,  G11C29/42 ,  G11C29/44 ,  G11C29/52 ,  H01L45/00 ,  G11C29/04

Abstract: 单事件干扰(SEU)稳定的存储器单元包括：锁存器部分，该锁存器部分包括交叉耦合的锁存器；以及该锁存器部分中的至少一个交叉耦合电路路径，该至少一个交叉耦合电路路径包括串联连接的第一对竖直电阻器。

公开(公告)号：CN111433904B

公开(公告)日：2024-04-16

申请号：CN201880066973.1

申请日：2018-11-30

Applicant: 美高森美SOC公司

Inventor： J·麦科勒姆 ,  F·扎维 ,  P·辛加拉朱

IPC: H01L21/8234 ,  H01L27/088 ,  H01L21/8238 ,  H01L27/092

Abstract: 本公开提供了一种集成电路，该集成电路包括多个低电压FinFET晶体管，该多个低电压FinFET晶体管各自具有沟道长度l和沟道宽度w，该低电压FinFET晶体管具有第一阈值电压沟道注入和第一栅极电介质厚度。该集成电路还包括多个高电压FinFET晶体管，该多个高电压FinFET晶体管各自具有沟道长度l和沟道宽度w，该高电压FinFET晶体管具有大于第一阈值电压沟道注入的第二阈值电压沟道注入和大于第一栅极电介质厚度的第二栅极电介质厚度。

公开(公告)号：CN107431487A

公开(公告)日：2017-12-01

申请号：CN201680015229.X

申请日：2016-01-29

Applicant: 美高森美SOC公司

Inventor： J·L·麦科勒姆 ,  F·扎维

IPC: H03K19/177 ,  G11C13/00

Abstract: 一种推挽电阻随机存取存储器单元电路，包括输出节点、字线、以及第一和第二位线。第一电阻随机存取存储器设备连接在第一位线与输出节点之间，而第二电阻随机存取存储器设备连接在输出节点与第二位线之间。第一编程晶体管具有连接至字线的栅极、连接至输出节点的漏极、以及源极。第二编程晶体管具有连接至字线的栅极、连接至第一编程晶体管的源极的漏极、以及源极。第一和第二编程晶体管具有相同的间距、相同的沟道长度、以及相同的栅极电介质厚度，该栅极电介质厚度被选择成耐受在推挽ReRAM单元电路的操作期间遭遇的编程和擦除电势。

公开(公告)号：CN111433904A

公开(公告)日：2020-07-17

申请号：CN201880066973.1

申请日：2018-11-30

Applicant: 美高森美SOC公司

Inventor： J·麦科勒姆 ,  F·扎维 ,  P·辛加拉朱

IPC: H01L21/8234 ,  H01L27/088 ,  H01L21/8238 ,  H01L27/092

Abstract: 本公开提供了一种集成电路，该集成电路包括多个低电压FinFET晶体管，该多个低电压FinFET晶体管各自具有沟道长度l和沟道宽度w，该低电压FinFET晶体管具有第一阈值电压沟道注入和第一栅极电介质厚度。该集成电路还包括多个高电压FinFET晶体管，该多个高电压FinFET晶体管各自具有沟道长度l和沟道宽度w，该高电压FinFET晶体管具有大于第一阈值电压沟道注入的第二阈值电压沟道注入和大于第一栅极电介质厚度的第二栅极电介质厚度。

公开(公告)号：CN107431487B

公开(公告)日：2019-12-24

申请号：CN201680015229.X

申请日：2016-01-29

Applicant: 美高森美SOC公司

Inventor： J·L·麦科勒姆 ,  F·扎维

IPC: H03K19/177 ,  G11C13/00

Abstract: 一种推挽电阻随机存取存储器单元电路，包括输出节点、字线、以及第一和第二位线。第一电阻随机存取存储器设备连接在第一位线与输出节点之间，而第二电阻随机存取存储器设备连接在输出节点与第二位线之间。第一编程晶体管具有连接至字线的栅极、连接至输出节点的漏极、以及源极。第二编程晶体管具有连接至字线的栅极、连接至第一编程晶体管的源极的漏极、以及源极。第一和第二编程晶体管具有相同的间距、相同的沟道长度、以及相同的栅极电介质厚度，该栅极电介质厚度被选择成耐受在推挽ReRAM单元电路的操作期间遭遇的编程和擦除电势。