-
公开(公告)号：CN112352281B
公开(公告)日：2024-12-31
申请号：CN201980038713.8
申请日：2019-04-16
Applicant: 美高森美SOC公司
Inventor： J·L·麦科勒姆
Abstract: 本发明公开了一种ReRAM存储器阵列，该ReRAM存储器阵列包括ReRAM单元的行和列。该阵列的行和列中的每个ReRAM单元包括ReRAM器件，该ReRAM器件具有耦接到与该阵列的包含该ReRAM器件的行相关联的偏置线的离子源端。第一晶体管耦接在该ReRAM器件的固体电解质端和与该阵列的包含该ReRAM单元的列相关联的位线之间。该第一晶体管具有耦接到与包含该ReRAM单元的行相关联的第一字线的栅极。第二晶体管耦接在该ReRAM器件的固体电解质端和与该阵列的包含该ReRAM单元的列相关联的位线之间。该第二晶体管具有耦接到与包含该ReRAM单元的行相关联的第二字线的栅极。
-
公开(公告)号：CN118679472A
公开(公告)日：2024-09-20
申请号：CN202380016007.X
申请日：2023-06-16
Applicant: 美高森美SOC公司
IPC: G06F15/78
Abstract: 一种制品包括具有指令的介质，该指令在由处理器读取和执行时使该处理器标识待由片上系统(SoC)执行的代码流。该SoC用于包括开放标准处理器和在可重编程硬件中实施的硬件加速器。该处理器用于：从该代码流中标识待由该开放标准处理器作为软件执行的该代码流的第一部分以及待在该加速器中执行的第二部分；将该第一部分编译为二进制文件以供该开放标准处理器执行；以及生成该第二部分的硬件描述以便由该硬件加速器实施。该硬件描述和该二进制文件用于在该代码流的执行期间交换数据。
-
公开(公告)号：CN117083614A
公开(公告)日：2023-11-17
申请号：CN202280017742.8
申请日：2022-07-20
Applicant: 美高森美SOC公司
IPC: G06F30/327
Abstract: 一种可利用DSP块通过以下步骤来创建用于电路设计的RTL的方法：接收包括将第一数乘以第二数的乘法运算语句的软件程序，该第一数具有第一数据类型和第一位宽，该第二数具有第二数据类型和第二位宽；至少基于该第一位宽、该第二位宽、对应于这些DSP块的第一操作数的位宽的第一DSP位宽和对应于这些DSP块的第二操作数的位宽的第二DSP位宽来确定用于实现该语句的DSP块数量，其中该DSP块数量为两个或更多个；以及生成该语句的RTL，该RTL包括对应于该两个或更多个DSP块中的每个DSP块的多个不同部分。
-
-
公开(公告)号：CN108475726A
公开(公告)日：2018-08-31
申请号：CN201680074527.6
申请日：2016-12-15
Applicant: 美高森美SOC公司
IPC: H01L45/00
CPC classification number: H01L45/085 , G11C13/0011 , G11C13/0069 , G11C13/0097 , G11C2213/11 , G11C2213/51 , G11C2213/52 , G11C2213/54 , G11C2213/56 , H01L27/2463 , H01L45/12 , H01L45/1233 , H01L45/1246 , H01L45/1253 , H01L45/16 , H01L45/1608
Abstract: 一种电阻式随机存取存储器器件在第一金属层与第二金属层之间的集成电路中形成并且包括：被布置在第一金属层之上的第一势垒层，被布置在第一势垒层之上的隧穿电介质层，被布置在隧穿电介质层之上的固体电解质层，被布置在固体电解质层之上的离子源层，以及被布置在离子源层之上的第二势垒层。
-
Patent Agency Ranking
公开(公告)号：CN112292728B
公开(公告)日：2024-08-02
申请号：CN201980040813.4
申请日：2019-04-16
Applicant: 美高森美SOC公司
Inventor： J·L·麦科勒姆
Abstract: 本发明公开了一种用于包括ReRAM单元的行和列的ReRAM存储器单元阵列的布局，每个ReRAM单元位于所述ReRAM单元的行和列中。每个ReRAM单元包括ReRAM器件。第一晶体管耦接在该ReRAM器件和与包含该ReRAM单元的列相关联的第一位线之间。该第一晶体管具有耦接到与包含该ReRAM单元的行相关联的第一字线的栅极。第二晶体管耦接在该ReRAM器件和与包含该ReRAM单元的列相关联的第二位线之间。该第二晶体管具有耦接到与包含该ReRAM单元的行相关联的第二字线的栅极。
-
-
公开(公告)号：CN113597642A
公开(公告)日：2021-11-02
申请号：CN201980093382.8
申请日：2019-07-23
Applicant: 美高森美SOC公司
IPC: G11C11/412 , G11C5/00 , G11C13/00 , G11C14/00 , G11C11/00 , G11C29/00 , G11C29/42 , G11C29/44 , G11C29/52 , H01L45/00 , G11C29/04
Abstract: 单事件干扰(SEU)稳定的存储器单元包括：锁存器部分，该锁存器部分包括交叉耦合的锁存器；以及该锁存器部分中的至少一个交叉耦合电路路径，该至少一个交叉耦合电路路径包括串联连接的第一对竖直电阻器。
-
公开(公告)号：CN110050305B
公开(公告)日：2021-05-11
申请号：CN201780060161.1
申请日：2017-05-09
Applicant: 美高森美SOC公司
IPC: G11C13/00
Abstract: 一种ReRAM单元阵列具有行和列，并且包括用于每一行的第一和第二互补位线，用于每一列的第一、第二和第三字线以及用于每一行的源极位线。位于每一行和每一列的ReRAM单元包括：第一电阻式存储器元件，其第一端连接到其行的第一互补位线；p沟道晶体管，其源极连接到第一电阻式存储器元件的第二端、其漏极连接到开关节点、其栅极连接到其列的第一字线；第二电阻式存储器元件，其第一端连接到其行的第二互补位线；n沟道晶体管，其源极连接到所述第二电阻式存储器元件的第二端、其漏极连接到所述开关节点、其栅极连接到其列的第二字线；以及编程晶体管，具有连接到开关节点的漏极、连接到其行的源极位线的源极以及连接到其列的第三字线的栅极。
-
公开(公告)号：CN105745748B
公开(公告)日：2018-04-10
申请号：CN201480063707.5
申请日：2014-11-19
Applicant: 美高森美SoC公司
IPC: H01L21/336 , H01L21/265 , H01L29/06 , H01L29/08 , H01L29/78
CPC classification number: H01L29/66492 , H01L21/265 , H01L29/0653 , H01L29/0847 , H01L29/665 , H01L29/7833 , H01L29/7835
Abstract: 一种高压晶体管包括有源区，有源区包括由浅沟槽隔离的边界的内边缘限定的第一导电类型的扩散区。具有侧边缘和端部边缘的栅极设置在有源区之上。与第一导电类型相反的第二导电类型的分隔开的源极区和漏极区关于栅极的侧边缘向外设置在有源区中。比源极区和漏极区更轻掺杂的第二导电类型的轻掺杂区包围源极区和漏极区并且在源极区和漏极区之间朝向栅极向内延伸以限定沟道，并且朝向浅沟槽隔离的所有内边缘向外延伸。从至少漏极区的轻掺杂区的外部边缘与浅沟槽隔离的内边缘分隔开。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.025 seconds)
