具有竖直地位于分层层组之间的源区的微电子装置,以及相关方法和系统

    公开(公告)号:CN114725120A

    公开(公告)日:2022-07-08

    申请号:CN202111653561.8

    申请日:2021-12-30

    Abstract: 本申请涉及具有竖直地位于分层层面之间的源区的微电子装置以及相关方法和系统。微电子装置包含堆叠结构对。所述对包括下部堆叠结构和上覆所述下部堆叠结构的上部堆叠结构。所述下部堆叠结构和所述上部堆叠结构各自包括布置成层的绝缘结构和导电结构的竖直交替序列。源区竖直地插入于所述下部堆叠结构与所述上部堆叠结构之间。第一支柱阵列从接近所述源区穿过所述上部堆叠结构朝向所述上部堆叠结构上方的第一漏区延伸。第二支柱阵列从接近所述源区穿过所述下部堆叠结构朝向所述下部堆叠结构下方的第二极区延伸。还公开了额外微电子装置,以及相关方法和电子系统。

    半导体装置、电子系统及形成半导体装置结构的方法

    公开(公告)号:CN108962895B

    公开(公告)日:2020-08-21

    申请号:CN201810514781.4

    申请日:2018-05-25

    Abstract: 本申请案涉及半导体装置、电子系统及形成半导体装置结构的方法。一种形成半导体装置结构的方法包括形成包括堆叠层的堆叠结构。所述堆叠层中的每一者包括包含第一材料的第一结构及与所述第一结构纵向相邻的包含第二不同材料的第二结构。在所述堆叠结构上形成图案化硬掩模结构。在所述图案化硬掩模结构中的开口内形成电介质结构。在所述电介质结构及所述图案化硬掩模结构上形成光致抗蚀剂结构。使所述光致抗蚀剂结构、所述电介质结构及所述堆叠结构经受一系列材料去除过程以形成在所述堆叠结构内延伸到不同深度的孔隙。在所述孔隙内的所述堆叠结构的侧表面上形成电介质结构。形成导电接触结构以纵向延伸到所述孔隙的底部。还描述半导体装置结构、半导体装置及电子系统。

    半导体装置、电子系统及形成半导体装置结构的方法

    公开(公告)号:CN108962895A

    公开(公告)日:2018-12-07

    申请号:CN201810514781.4

    申请日:2018-05-25

    Abstract: 本申请案涉及半导体装置、电子系统及形成半导体装置结构的方法。一种形成半导体装置结构的方法包括形成包括堆叠层的堆叠结构。所述堆叠层中的每一者包括包含第一材料的第一结构及与所述第一结构纵向相邻的包含第二不同材料的第二结构。在所述堆叠结构上形成图案化硬掩模结构。在所述图案化硬掩模结构中的开口内形成电介质结构。在所述电介质结构及所述图案化硬掩模结构上形成光致抗蚀剂结构。使所述光致抗蚀剂结构、所述电介质结构及所述堆叠结构经受一系列材料去除过程以形成在所述堆叠结构内延伸到不同深度的孔隙。在所述孔隙内的所述堆叠结构的侧表面上形成电介质结构。形成导电接触结构以纵向延伸到所述孔隙的底部。还描述半导体装置结构、半导体装置及电子系统。

    包含低洼结构的微电子装置以及相关方法、存储器装置和电子系统

    公开(公告)号:CN113594168B

    公开(公告)日:2025-03-11

    申请号:CN202110472307.1

    申请日:2021-04-29

    Abstract: 本申请案涉及包含低洼结构的微电子装置以及相关方法、存储器装置和电子系统。微电子装置包括堆叠结构、所述堆叠结构内的低洼结构以及导电触点结构。所述堆叠结构包括布置于层中的导电结构和绝缘结构的竖直交替序列。所述层中的每一个包括所述导电结构中的一个和所述绝缘结构中的一个。所述低洼结构包括:正向阶梯结构,其具有包括所述层的边缘的台阶;以及反向阶梯结构,其与所述正向阶梯结构相对且具有包括所述层的额外边缘的额外台阶。所述导电触点结构在所述正向阶梯结构的所述台阶和所述反向阶梯结构的所述额外台阶处竖直延伸到所述堆叠结构的所述导电结构中的至少一些的上部竖直边界,且各自与所述导电结构中的一个成一体式且连续。还描述存储器装置、电子系统和形成微电子装置的方法。

    包含堆叠数据线的半导体装置

    公开(公告)号:CN112713148A

    公开(公告)日:2021-04-27

    申请号:CN202011146701.8

    申请日:2020-10-23

    Abstract: 本申请涉及包含堆叠数据线的半导体装置。一些实施例包含设备和形成所述设备的方法。所述设备中的一种包含第一导电触点;第二导电触点;多层导电材料,其彼此上下堆叠并且位于所述第一和第二导电触点上方;多层介电材料,其与所述多层导电材料交错,所述多层导电材料和所述多层介电材料形成材料堆叠;第一导电结构,其位于所述材料堆叠的第一侧上并且接触所述第一导电触点和所述多层导电材料中的第一层导电材料;和第二导电结构,其位于所述材料堆叠的第二侧上并且接触所述第二导电触点和所述多层导电材料中的第二层导电材料。

    工程化半导体衬底
    6.
    发明公开

    公开(公告)号:CN118198072A

    公开(公告)日:2024-06-14

    申请号:CN202311726036.3

    申请日:2023-12-14

    Abstract: 本公开涉及一种工程化半导体衬底。提供半导体装置组合件。所述半导电装置组合件包含具有含有工程化部分及半导电部分的衬底的半导体裸片。所述工程化部分包含以下一或多者:烧结材料、波纹材料、压缩以形成固体结构的定向材料股、压缩以形成固体结构的材料层,或经布置以形成一或多个平面桁架的材料。所述半导电部分直接粘附到所述工程化部分。将电介质材料层安置在所述半导电部分处,且将电路系统安置在所述电介质材料层处。这样做,可组装具成本效益且机械坚固的半导体装置。

    存储器单元及支柱的多个叠组
    7.
    发明公开

    公开(公告)号:CN116349423A

    公开(公告)日:2023-06-27

    申请号:CN202180067132.4

    申请日:2021-08-30

    Abstract: 一些实施例包含设备及形成所述设备的方法。所述设备中的一个包含位于衬底上方的第一叠组及位于所述第一叠组上方的第二叠组,及延伸穿过所述第一及第二叠组的支柱。所述第一叠组包含第一存储器单元、与所述第一存储器单元相关联的第一控制栅极,及耦合到所述第一控制栅极的第一导电路径。所述第二导电路径包含位于所述衬底上方的所述设备的第一层级上的第二导电垫。所述第二叠组包含第二存储器单元、与所述第二存储器单元相关联的第二控制栅极,及耦合到所述第二控制栅极的第二导电路径。所述第二导电路径包含位于所述设备的第二层级上的第二导电垫。所述第一及第二导电垫在与从所述第一叠组到所述第二叠组的方向垂直的方向上具有长度。

    包含低洼结构的微电子装置以及相关方法、存储器装置和电子系统

    公开(公告)号:CN113594168A

    公开(公告)日:2021-11-02

    申请号:CN202110472307.1

    申请日:2021-04-29

    Abstract: 本申请案涉及包含低洼结构的微电子装置以及相关方法、存储器装置和电子系统。微电子装置包括堆叠结构、所述堆叠结构内的低洼结构以及导电触点结构。所述堆叠结构包括布置于层中的导电结构和绝缘结构的竖直交替序列。所述层中的每一个包括所述导电结构中的一个和所述绝缘结构中的一个。所述低洼结构包括:正向阶梯结构,其具有包括所述层的边缘的台阶;以及反向阶梯结构,其与所述正向阶梯结构相对且具有包括所述层的额外边缘的额外台阶。所述导电触点结构在所述正向阶梯结构的所述台阶和所述反向阶梯结构的所述额外台阶处竖直延伸到所述堆叠结构的所述导电结构中的至少一些的上部竖直边界,且各自与所述导电结构中的一个成一体式且连续。还描述存储器装置、电子系统和形成微电子装置的方法。

Patent Agency Ranking