公开(公告)号：CN101320723B

公开(公告)日：2013-02-06

申请号：CN200810126251.9

申请日：2005-09-08

Applicant: 精工爱普生株式会社

Inventor： 前村公博 ,  小林等 ,  中岛忠俊 ,  小平觉

IPC: H01L23/522 ,  H01L23/528 ,  H01L23/552 ,  H01L27/115

CPC classification number: H01L23/552 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种遮光效果好、可靠性高，而且有助于实现半导体装置的微型化的半导体装置。该半导体装置包括：具有被遮光区域(10A)的半导体层(10)；设于该被遮光区域(10A)的该半导体层(10)上的半导体器件(100、120)；设于该半导体器件(100、120)上面的第一层间绝缘层(40)；设于该第一层间绝缘层上面的多个第一遮光层(44)；至少设于第一遮光层(44)上面的第二层间层间绝缘层(50)；以及设置在该第二层间绝缘层(50)的上面、并且具有预定图案的第二遮光层(54)，其中，该第二遮光层(54)具有至少位于相邻的该第一遮光层(44)之间的图案。

公开(公告)号：CN101320720A

公开(公告)日：2008-12-10

申请号：CN200810126248.7

申请日：2005-09-08

Applicant: 精工爱普生株式会社

Inventor： 前村公博 ,  小林等 ,  中岛忠俊 ,  小平觉

IPC: H01L23/522 ,  H01L23/528 ,  H01L23/552 ,  H01L27/115

CPC classification number: H01L23/552 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种遮光效果好、可靠性高，而且有助于实现半导体装置的微型化的半导体装置。该半导体装置包括：具有被遮光区域(10A)的半导体层(10)；设于该被遮光区域(10A)的该半导体层(10)上的半导体器件(100、120)；设于该半导体器件(100、120)上面的第一层间绝缘层(40)；设于该第一层间绝缘层上面的多个第一遮光层(44)；至少设于第一遮光层(44)上面的第二层间层间绝缘层(50)；以及设置在该第二层间绝缘层(50)的上面、并且具有预定图案的第二遮光层(54)，其中，该第二遮光层(54)具有至少位于相邻的该第一遮光层(44)之间的图案。

公开(公告)号：CN1716611A

公开(公告)日：2006-01-04

申请号：CN200510076677.4

申请日：2005-06-13

Applicant: 精工爱普生株式会社

Inventor： 前村公博 ,  小平觉 ,  小林等

IPC: H01L27/105 ,  H01L29/788

CPC classification number: H01L21/28273 ,  G11C16/0416 ,  G11C2216/10 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11558 ,  H01L29/42324 ,  H01L29/7883

Abstract: 本发明涉及单层栅极型非易失性存储装置，尤其提供写入及擦除等工作性能优越的非易失性存储装置，其包括：由隔离绝缘层划分出第一区域、第二区域及第三区域的第一导电型半导体层；设置在第一区域，起到控制栅作用的第二导电型半导体部；设置在第二区域的第一导电型半导体部；设置在第三区域的第二导电型半导体部；设置在第一～第三区域的半导体层上方的绝缘层；设置在绝缘层上方，横跨第一～第三区域的浮动栅电极；设置在第一区域的浮动栅电极侧旁的第一导电型杂质区域；设置在第二区域的浮动栅电极的侧旁，成为源极区域或漏极区域的第二导电型杂质区域；设置在第三区域的浮动栅电极的侧旁，成为源极区域或漏极区域的第一导电型杂质区域。

公开(公告)号：CN1392569A

公开(公告)日：2003-01-22

申请号：CN02124364.6

申请日：2002-06-13

Applicant: 精工爱普生株式会社

Inventor： 小平觉 ,  上原正也 ,  小林等 ,  熊谷敬

IPC: G11C29/00 ,  H01L21/66 ,  G01R31/28

CPC classification number: G11C29/48 ,  G11C29/20

Abstract: 提供在老化筛选中，能防止由于地址端子和数据输入(输入输出)端子等受损而导致的成品率下降的半导体存储器。在老化筛选状态中，SRAM芯片以基于计数器(T触发器(120－0～120－17))的来自外部的时钟信号的计数为基础，生成地址(A0′)信号～地址(A18′)信号。通过用解码器把该地址信号解码，来选择构成存储单元阵列的各存储单元(MC)的地址。然后，以来自T触发器(120－18)的输出端子(Q18)的信号为基础，生成数据(D1′)信号～数据(D16′)信号。通过把该数据信号的数据写入所选择的存储单元(MC)中，来进行老化筛选。

公开(公告)号：CN105471390B

公开(公告)日：2020-10-09

申请号：CN201510599074.6

申请日：2015-09-18

Applicant: 精工爱普生株式会社

Inventor： 小林等 ,  牧内佳树 ,  安井健

IPC: H03B5/32 ,  H01L21/822 ,  H01L27/04

Abstract: 半导体电路、振荡器、电子设备以及移动体，能够减少振荡电路的信号与输出电路的信号之间的干扰而造成的输出信号的特性劣化。半导体电路(3)在半导体基板(100)上具有：振荡电路(4)；输出电路(5)，其被输入来自振荡电路(4)的振荡信号(21)，输出振荡信号(22)；以及直流电路(6)，其被输入基于电源电压的电压，输出直流电压和直流电流中的至少一方。俯视半导体基板(100)时，直流电路(6)配置于振荡电路(4)与输出电路(5)之间。

公开(公告)号：CN105305965B

公开(公告)日：2021-05-11

申请号：CN201510431227.6

申请日：2015-07-21

Applicant: 精工爱普生株式会社

Inventor： 野村昌生 ,  小林等

IPC: H03B5/32

Abstract: 本发明提供半导体电路元件、电子设备以及移动体，其防止构成半导体电路(振荡用电路)的静电电容元件与电感元件之间的电磁耦合所造成的振荡频率的变动。具备：半导体电路(30)，其设置在半导体基板(10)的主面(10a)上；以及薄膜电路元件(40)，其具有导电性的薄膜，并且配置在半导体基板(10)的主面(10a)侧，半导体电路(30)在俯视时设置于薄膜电路元件(40)与半导体基板(10)的外周部(10b)之间。

公开(公告)号：CN101320720B

公开(公告)日：2010-06-16

申请号：CN200810126248.7

申请日：2005-09-08

Applicant: 精工爱普生株式会社

Inventor： 前村公博 ,  小林等 ,  中岛忠俊 ,  小平觉

IPC: H01L23/522 ,  H01L23/528 ,  H01L23/552 ,  H01L27/115

CPC classification number: H01L23/552 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种遮光效果好、可靠性高，而且有助于实现半导体装置的微型化的半导体装置。该半导体装置包括：具有被遮光区域(10A)的半导体层(10)；设于该被遮光区域(10A)的该半导体层(10)上的半导体器件(100、120)；设于该半导体器件(100、120)上面的第一层间绝缘层(40)；设于该第一层间绝缘层上面的多个第一遮光层(44)；至少设于第一遮光层(44)上面的第二层间层间绝缘层(50)；以及设置在该第二层间绝缘层(50)的上面、并且具有预定图案的第二遮光层(54)，其中，该第二遮光层(54)具有至少位于相邻的该第一遮光层(44)之间的图案。

公开(公告)号：CN101320722A

公开(公告)日：2008-12-10

申请号：CN200810126250.4

申请日：2005-09-08

Applicant: 精工爱普生株式会社

Inventor： 前村公博 ,  小林等 ,  中岛忠俊 ,  小平觉

IPC: H01L23/522 ,  H01L23/528 ,  H01L23/552 ,  H01L27/115

CPC classification number: H01L23/552 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种遮光效果好、可靠性高，而且有助于实现半导体装置的微型化的半导体装置。该半导体装置包括：具有被遮光区域(10A)的半导体层(10)；设于该被遮光区域(10A)的该半导体层(10)上的半导体器件(100、120)；设于该半导体器件(100、120)上面的第一层间绝缘层(40)；设于该第一层间绝缘层上面的多个第一遮光层(44)；至少设于第一遮光层(44)上面的第二层间层间绝缘层(50)；以及设置在该第二层间绝缘层(50)的上面、并且具有预定图案的第二遮光层(54)，其中，该第二遮光层(54)具有至少位于相邻的该第一遮光层(44)之间的图案。

公开(公告)号：CN101320721A

公开(公告)日：2008-12-10

申请号：CN200810126249.1

申请日：2005-09-08

Applicant: 精工爱普生株式会社

Inventor： 前村公博 ,  小林等 ,  中岛忠俊 ,  小平觉

IPC: H01L23/522 ,  H01L23/528 ,  H01L23/552 ,  H01L27/115

CPC classification number: H01L23/552 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种遮光效果好、可靠性高，而且有助于实现半导体装置的微型化的半导体装置。该半导体装置包括：具有被遮光区域(10A)的半导体层(10)；设于该被遮光区域(10A)的该半导体层(10)上的半导体器件(100、120)；设于该半导体器件(100、120)上面的第一层间绝缘层(40)；设于该第一层间绝缘层上面的多个第一遮光层(44)；至少设于第一遮光层(44)上面的第二层间层间绝缘层(50)；以及设置在该第二层间绝缘层(50)的上面、并且具有预定图案的第二遮光层(54)，其中，该第二遮光层(54)具有至少位于相邻的该第一遮光层(44)之间的图案。

公开(公告)号：CN100440516C

公开(公告)日：2008-12-03

申请号：CN200510076677.4

申请日：2005-06-13

Applicant: 精工爱普生株式会社

Inventor： 前村公博 ,  小平觉 ,  小林等

IPC: H01L27/105 ,  H01L29/788

CPC classification number: H01L21/28273 ,  G11C16/0416 ,  G11C2216/10 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11558 ,  H01L29/42324 ,  H01L29/7883

Abstract: 本发明涉及单层栅极型非易失性存储装置，尤其提供写入及擦除等工作性能优越的非易失性存储装置，其包括：由隔离绝缘层划分出第一区域、第二区域及第三区域的第一导电型半导体层；设置在第一区域，起到控制栅作用的第二导电型半导体部；设置在第二区域的第一导电型半导体部；设置在第三区域的第二导电型半导体部；设置在第一～第三区域的半导体层上方的绝缘层；设置在绝缘层上方，横跨第一～第三区域的浮动栅电极；设置在第一区域的浮动栅电极侧旁的第一导电型杂质区域；设置在第二区域的浮动栅电极的侧旁，成为源极区域或漏极区域的第二导电型杂质区域；设置在第三区域的浮动栅电极的侧旁，成为源极区域或漏极区域的第一导电型杂质区域。