公开(公告)号：CN1747148A

公开(公告)日：2006-03-15

申请号：CN200510102540.1

申请日：2005-09-08

Applicant: 精工爱普生株式会社

Inventor： 前村公博 ,  小林等 ,  中岛忠俊 ,  小平觉

IPC: H01L21/768 ,  H01L21/60

CPC classification number: H01L23/552 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种遮光效果好、可靠性高，而且有助于实现半导体装置的微型化的半导体装置。该半导体装置包括：具有被遮光区域(10A)的半导体层(10)；设于该被遮光区域(10A)的该半导体层(10)上的半导体器件(100、120)；设于该半导体器件(100、120)上面的第一层间绝缘层(40)；设于该第一层间绝缘层上面的多个第一遮光层(44)；至少设于第一遮光层(44)上面的第二层间层间绝缘层(50)；以及设置在该第二层间绝缘层(50)的上面、并且具有预定图案的第二遮光层(54)，其中，该第二遮光层(54)具有至少位于相邻的该第一遮光层(44)之间的图案。

公开(公告)号：CN1747068A

公开(公告)日：2006-03-15

申请号：CN200510088880.3

申请日：2005-07-29

Applicant: 精工爱普生株式会社

Inventor： 小平觉 ,  小林等 ,  前村公博

IPC: G11C16/02 ,  G11C16/10 ,  H01L27/115 ,  H01L21/8247

CPC classification number: G11C16/0433

Abstract: 本发明提供可以降低功耗，并防止非易失性存储元件毁损的非易失性存储装置及其数据写入方法。各存储单元(300)包括非易失性存储元件(310)和字线开关WLS，各字线连接排列在行方向X的存储单元(300)的字线开关WLS的栅电极，各位线连接排列在列方向Y的存储单元(300)的字线开关WLS，各第一控制栅极线CG11连接各存储单元块内的M个存储单元(300)的非易失性存储元件(310)的控制栅电极，当对期望的存储单元(300)进行数据写入时，将字线写入电压施加在与期望的存储单元(300)对应的字线上，使存储单元(300)的字线开关WLS为ON，并且将位线写入电压施加在连接到存储单元(300)的位线上，向配置在存储单元块中的第一控制栅极线CG11施加控制栅极线写入电压。

公开(公告)号：CN100520970C

公开(公告)日：2009-07-29

申请号：CN200510088880.3

申请日：2005-07-29

Applicant: 精工爱普生株式会社

Inventor： 小平觉 ,  小林等 ,  前村公博

IPC: G11C16/02 ,  G11C16/10 ,  H01L27/115 ,  H01L21/8247

CPC classification number: G11C16/0433

Abstract: 本发明提供可以降低功耗，并防止非易失性存储元件毁损的非易失性存储装置及其数据写入方法。各存储单元(300)包括非易失性存储元件(310)和字线开关WLS，各字线连接排列在行方向X的存储单元(300)的字线开关WLS的栅电极，各位线连接排列在列方向Y的存储单元(300)的字线开关WLS，各第一控制栅极线CG11连接各存储单元块内的M个存储单元(300)的非易失性存储元件(310)的控制栅电极，当对期望的存储单元(300)进行数据写入时，将字线写入电压施加在与期望的存储单元(300)对应的字线上，使存储单元(300)的字线开关WLS为ON，并且将位线写入电压施加在连接到存储单元(300)的位线上，向配置在存储单元块中的第一控制栅极线CG11施加控制栅极线写入电压。

公开(公告)号：CN101320723A

公开(公告)日：2008-12-10

申请号：CN200810126251.9

申请日：2005-09-08

Applicant: 精工爱普生株式会社

Inventor： 前村公博 ,  小林等 ,  中岛忠俊 ,  小平觉

IPC: H01L23/522 ,  H01L23/528 ,  H01L23/552 ,  H01L27/115

CPC classification number: H01L23/552 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种遮光效果好、可靠性高，而且有助于实现半导体装置的微型化的半导体装置。该半导体装置包括：具有被遮光区域(10A)的半导体层(10)；设于该被遮光区域(10A)的该半导体层(10)上的半导体器件(100、120)；设于该半导体器件(100、120)上面的第一层间绝缘层(40)；设于该第一层间绝缘层上面的多个第一遮光层(44)；至少设于第一遮光层(44)上面的第二层间层间绝缘层(50)；以及设置在该第二层间绝缘层(50)的上面、并且具有预定图案的第二遮光层(54)，其中，该第二遮光层(54)具有至少位于相邻的该第一遮光层(44)之间的图案。

公开(公告)号：CN100409426C

公开(公告)日：2008-08-06

申请号：CN200510102540.1

申请日：2005-09-08

Applicant: 精工爱普生株式会社

Inventor： 前村公博 ,  小林等 ,  中岛忠俊 ,  小平觉

IPC: H01L21/768 ,  H01L21/60

CPC classification number: H01L23/552 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种遮光效果好、可靠性高，而且有助于实现半导体装置的微型化的半导体装置。该半导体装置包括：具有被遮光区域(10A)的半导体层(10)；设于该被遮光区域(10A)的该半导体层(10)上的半导体器件(100、120)；设于该半导体器件(100、120)上面的第一层间绝缘层(40)；设于该第一层间绝缘层上面的多个第一遮光层(44)；至少设于第一遮光层(44)上面的第二层间层间绝缘层(50)；以及设置在该第二层间绝缘层(50)的上面、并且具有预定图案的第二遮光层(54)，其中，该第二遮光层(54)具有至少位于相邻的该第一遮光层(44)之间的图案。

公开(公告)号：CN101320723B

公开(公告)日：2013-02-06

申请号：CN200810126251.9

申请日：2005-09-08

Applicant: 精工爱普生株式会社

Inventor： 前村公博 ,  小林等 ,  中岛忠俊 ,  小平觉

IPC: H01L23/522 ,  H01L23/528 ,  H01L23/552 ,  H01L27/115

CPC classification number: H01L23/552 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种遮光效果好、可靠性高，而且有助于实现半导体装置的微型化的半导体装置。该半导体装置包括：具有被遮光区域(10A)的半导体层(10)；设于该被遮光区域(10A)的该半导体层(10)上的半导体器件(100、120)；设于该半导体器件(100、120)上面的第一层间绝缘层(40)；设于该第一层间绝缘层上面的多个第一遮光层(44)；至少设于第一遮光层(44)上面的第二层间层间绝缘层(50)；以及设置在该第二层间绝缘层(50)的上面、并且具有预定图案的第二遮光层(54)，其中，该第二遮光层(54)具有至少位于相邻的该第一遮光层(44)之间的图案。

公开(公告)号：CN101320720A

公开(公告)日：2008-12-10

申请号：CN200810126248.7

申请日：2005-09-08

Applicant: 精工爱普生株式会社

Inventor： 前村公博 ,  小林等 ,  中岛忠俊 ,  小平觉

IPC: H01L23/522 ,  H01L23/528 ,  H01L23/552 ,  H01L27/115

CPC classification number: H01L23/552 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种遮光效果好、可靠性高，而且有助于实现半导体装置的微型化的半导体装置。该半导体装置包括：具有被遮光区域(10A)的半导体层(10)；设于该被遮光区域(10A)的该半导体层(10)上的半导体器件(100、120)；设于该半导体器件(100、120)上面的第一层间绝缘层(40)；设于该第一层间绝缘层上面的多个第一遮光层(44)；至少设于第一遮光层(44)上面的第二层间层间绝缘层(50)；以及设置在该第二层间绝缘层(50)的上面、并且具有预定图案的第二遮光层(54)，其中，该第二遮光层(54)具有至少位于相邻的该第一遮光层(44)之间的图案。

公开(公告)号：CN1716611A

公开(公告)日：2006-01-04

申请号：CN200510076677.4

申请日：2005-06-13

Applicant: 精工爱普生株式会社

Inventor： 前村公博 ,  小平觉 ,  小林等

IPC: H01L27/105 ,  H01L29/788

CPC classification number: H01L21/28273 ,  G11C16/0416 ,  G11C2216/10 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11558 ,  H01L29/42324 ,  H01L29/7883

Abstract: 本发明涉及单层栅极型非易失性存储装置，尤其提供写入及擦除等工作性能优越的非易失性存储装置，其包括：由隔离绝缘层划分出第一区域、第二区域及第三区域的第一导电型半导体层；设置在第一区域，起到控制栅作用的第二导电型半导体部；设置在第二区域的第一导电型半导体部；设置在第三区域的第二导电型半导体部；设置在第一～第三区域的半导体层上方的绝缘层；设置在绝缘层上方，横跨第一～第三区域的浮动栅电极；设置在第一区域的浮动栅电极侧旁的第一导电型杂质区域；设置在第二区域的浮动栅电极的侧旁，成为源极区域或漏极区域的第二导电型杂质区域；设置在第三区域的浮动栅电极的侧旁，成为源极区域或漏极区域的第一导电型杂质区域。

公开(公告)号：CN101320720B

公开(公告)日：2010-06-16

申请号：CN200810126248.7

申请日：2005-09-08

Applicant: 精工爱普生株式会社

Inventor： 前村公博 ,  小林等 ,  中岛忠俊 ,  小平觉

IPC: H01L23/522 ,  H01L23/528 ,  H01L23/552 ,  H01L27/115

CPC classification number: H01L23/552 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种遮光效果好、可靠性高，而且有助于实现半导体装置的微型化的半导体装置。该半导体装置包括：具有被遮光区域(10A)的半导体层(10)；设于该被遮光区域(10A)的该半导体层(10)上的半导体器件(100、120)；设于该半导体器件(100、120)上面的第一层间绝缘层(40)；设于该第一层间绝缘层上面的多个第一遮光层(44)；至少设于第一遮光层(44)上面的第二层间层间绝缘层(50)；以及设置在该第二层间绝缘层(50)的上面、并且具有预定图案的第二遮光层(54)，其中，该第二遮光层(54)具有至少位于相邻的该第一遮光层(44)之间的图案。

公开(公告)号：CN101320722A

公开(公告)日：2008-12-10

申请号：CN200810126250.4

申请日：2005-09-08

Applicant: 精工爱普生株式会社

Inventor： 前村公博 ,  小林等 ,  中岛忠俊 ,  小平觉

IPC: H01L23/522 ,  H01L23/528 ,  H01L23/552 ,  H01L27/115

CPC classification number: H01L23/552 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种遮光效果好、可靠性高，而且有助于实现半导体装置的微型化的半导体装置。该半导体装置包括：具有被遮光区域(10A)的半导体层(10)；设于该被遮光区域(10A)的该半导体层(10)上的半导体器件(100、120)；设于该半导体器件(100、120)上面的第一层间绝缘层(40)；设于该第一层间绝缘层上面的多个第一遮光层(44)；至少设于第一遮光层(44)上面的第二层间层间绝缘层(50)；以及设置在该第二层间绝缘层(50)的上面、并且具有预定图案的第二遮光层(54)，其中，该第二遮光层(54)具有至少位于相邻的该第一遮光层(44)之间的图案。