-
公开(公告)号：CN106158598B
公开(公告)日：2021-11-02
申请号：CN201610312858.0
申请日：2016-05-12
Applicant: 瑞萨电子株式会社
Inventor： 萩原琢也
IPC: H01L21/027 , G03F7/20
Abstract: 本发明涉及一种半导体器件的制造方法。提高了半导体器件的可靠性。在制造方法中，在圆形半导体衬底上方形成待处理膜，并且在其上方形成其表面具有抗水性质的抗蚀剂膜。随后，通过对半导体衬底的外周区域选择性执行第一晶片边缘曝光，降低圆形半导体衬底的外周区域中的抗蚀剂层的抗水性质，然后对抗蚀剂层执行液体浸没曝光。随后，对圆形半导体衬底的外周区域执行第二晶片边缘曝光，然后，将对已经被执行第一晶片边缘曝光、液体浸没曝光和第二晶片边缘曝光的抗蚀剂层显影，使得通过使用显影的抗蚀剂层来蚀刻待处理膜。
-
公开(公告)号：CN104766787B
公开(公告)日：2019-09-27
申请号：CN201510005100.8
申请日：2015-01-06
Applicant: 瑞萨电子株式会社
IPC: H01L21/027
Abstract: 本发明的各个实施例涉及制造半导体集成电路器件的方法。在45nm技术节点之后的高NA的ArF液体浸没式曝光中，特别是在诸如接触步骤的微细加工步骤中，经常发生接触孔等的直径的变化。在多层抗蚀剂与待在接触步骤等步骤中被处理的绝缘膜之间插入基于氮化硅绝缘膜。这可以减少接触孔在接触步骤等步骤中的直径变化。
-
公开(公告)号：CN107799404A
公开(公告)日：2018-03-13
申请号：CN201710555980.5
申请日：2017-07-10
Applicant: 瑞萨电子株式会社
IPC: H01L21/266 , H01L21/66 , H01L23/544
CPC classification number: H01L21/32139 , H01L21/0273 , H01L21/0332 , H01L21/2253 , H01L21/266 , H01L21/47 , H01L21/682 , H01L22/30 , H01L22/20
Abstract: 本发明涉及一种制造半导体器件的方法。在制造半导体器件的方法中，实现检查图案的检测精度的改进。制造半导体器件的方法包括在检查图案形成区中形成参考图案的步骤，在半导体衬底上形成第一掩模层，同时在检查图案形成区中形成第一检查图案的步骤，以及相对于参考图案测量第一检查图案的第一未对准量的步骤。制造半导体器件的方法还包括将离子利用第一掩模层注入半导体衬底的步骤，去除第一掩模层以及第一检查图案且随后在半导体衬底上形成第二掩模层，同时在检查图案形成区中形成第二检查图案的步骤，以及相对于参考图案测量第二检查图案的第二未对准量的步骤。在平面图中，第二检查图案大于第一检查图案且覆盖形成第一检查图案的整个区域。
-
公开(公告)号：CN116092934A
公开(公告)日：2023-05-09
申请号：CN202211264715.9
申请日：2022-10-17
Applicant: 瑞萨电子株式会社
IPC: H01L21/331 , H01L21/768 , H01L29/739
Abstract: 本公开涉及半导体器件的制造方法。一种半导体器件的制造方法包括：准备具有第一主表面和第二主表面的半导体衬底的步骤、在第一主表面中形成凹陷并且将绝缘膜嵌入在凹陷中的步骤、在绝缘膜上形成多晶硅膜的步骤、在第一主表面上形成层间绝缘膜以覆盖绝缘膜和多晶硅膜的步骤、以及形成第一接触孔和第二接触孔的步骤。半导体衬底具有形成在第一主表面中的第一杂质扩散区域以及与第一杂质扩散区域的部分接触的第二杂质扩散区域，该部分更靠近所述第二主表面。
-
公开(公告)号：CN104698746B
公开(公告)日：2019-05-17
申请号：CN201510138362.1
申请日：2010-03-11
Applicant: 瑞萨电子株式会社
Abstract: 本发明涉及一种抗蚀剂图案形成方法，其目的在于：提供方法简单、成本低、可进行高速扫描且赋予高疏水性的抗蚀剂图案形成方法，用于得到消除了显影缺陷的电子器件。本发明的抗蚀剂图案形成方法的特征在于，按如下顺序包含下述工序：对抗蚀剂膜实施液浸曝光的工序、将实施了液浸曝光的抗蚀剂膜溶于碱性显影液的工序，通过碱浸渍使已溶于碱性显影液的抗蚀剂膜显影的工序、对显影后的抗蚀剂膜进行纯水冲洗处理的工序，其中，溶于碱性显影液的工序不是将已进行了液浸曝光的抗蚀剂膜进行紫外线照射，而是将其暴露在臭氧气体中(以下有时也称“臭氧处理”)。
-
Patent Agency Ranking
公开(公告)号：CN102956443B
公开(公告)日：2017-04-12
申请号：CN201210286815.1
申请日：2012-08-09
Applicant: 瑞萨电子株式会社
Inventor： 萩原琢也
IPC: H01L21/027 , G03F7/20 , G03F7/30
CPC classification number: H01L21/0274 , G03F7/0046 , G03F7/0392 , G03F7/0752 , G03F7/091 , G03F7/11 , G03F7/16 , G03F7/2041 , G03F7/40 , H01L21/0271 , H01L21/0276 , H01L21/3081 , H01L21/3083 , H01L21/31058 , H01L21/31144 , H01L21/76232 , H01L21/76802
Abstract: 本发明可提高半导体器件的制造成品率。在半导体晶片(SW)上形成被加工膜(1)，在被加工膜(1)上形成抗反射膜(2)，在抗反射膜(2)上形成抗蚀层(3)后，对抗蚀层(3)进行浸液曝光、显影及冲洗处理，从而形成抗蚀图(3a)。随后，将抗蚀图(3a)作为蚀刻掩模，依序对抗反射膜(2)及被加工膜(1)进行蚀刻。在抗蚀层(3)的显影工序中，抗反射膜(2)从因显影处理而被除去了抗蚀层(3)的部分露出。在进行显影后的冲洗处理时，从抗蚀层(3)露出的抗反射膜(2)表面的憎水性与抗蚀层(3)表面(3b)的憎水性相同或更高。
-
公开(公告)号：CN106158598A
公开(公告)日：2016-11-23
申请号：CN201610312858.0
申请日：2016-05-12
Applicant: 瑞萨电子株式会社
Inventor： 萩原琢也
IPC: H01L21/027 , G03F7/20
CPC classification number: H01L21/0274 , G03F7/0392 , G03F7/094 , G03F7/162 , G03F7/168 , G03F7/2022 , G03F7/2028 , G03F7/2041 , G03F7/32 , G03F7/327 , G03F7/38 , H01L21/0206 , H01L21/02164 , H01L21/0217 , H01L21/28017 , H01L21/30604 , H01L21/3081 , H01L21/3086 , H01L21/31055 , H01L21/31116 , H01L21/31144 , H01L21/324 , H01L21/76224 , H01L29/66568 , G03F7/70341
Abstract: 本发明涉及一种半导体器件的制造方法。提高了半导体器件的可靠性。在制造方法中，在圆形半导体衬底上方形成待处理膜，并且在其上方形成其表面具有抗水性质的抗蚀剂膜。随后，通过对半导体衬底的外周区域选择性执行第一晶片边缘曝光，降低圆形半导体衬底的外周区域中的抗蚀剂层的抗水性质，然后对抗蚀剂层执行液体浸没曝光。随后，对圆形半导体衬底的外周区域执行第二晶片边缘曝光，然后，将对已经被执行第一晶片边缘曝光、液体浸没曝光和第二晶片边缘曝光的抗蚀剂层显影，使得通过使用显影的抗蚀剂层来蚀刻待处理膜。
-
公开(公告)号：CN105390449A
公开(公告)日：2016-03-09
申请号：CN201510535806.5
申请日：2015-08-27
Applicant: 瑞萨电子株式会社
IPC: H01L21/8247
Abstract: 本发明涉及半导体器件的制造方法。本发明使得可以改善半导体器件的可靠性。在根据实施例的半导体器件的制造方法中，当在包括氮化硅膜的盖绝缘膜上形成抗蚀剂图案时，通过化学放大型抗蚀剂的涂布、曝光和显影处理的过程形成抗蚀剂图案。然后，涂覆化学放大型抗蚀剂以便直接接触包括氮化硅膜的盖绝缘膜的表面，并且在涂布化学放大型抗蚀剂之前对包括氮化硅膜的盖绝缘膜的表面施加有机酸预处理。
-
公开(公告)号：CN104766787A
公开(公告)日：2015-07-08
申请号：CN201510005100.8
申请日：2015-01-06
Applicant: 瑞萨电子株式会社
IPC: H01L21/027
Abstract: 本发明的各个实施例涉及制造半导体集成电路器件的方法。在45nm技术节点之后的高NA的ArF液体浸没式曝光中，特别是在诸如接触步骤的微细加工步骤中，经常发生接触孔等的直径的变化。在多层抗蚀剂与待在接触步骤等步骤中被处理的绝缘膜之间插入基于氮化硅绝缘膜。这可以减少接触孔在接触步骤等步骤中的直径变化。
-
公开(公告)号：CN107799404B
公开(公告)日：2022-12-30
申请号：CN201710555980.5
申请日：2017-07-10
Applicant: 瑞萨电子株式会社
IPC: H01L21/266 , H01L21/66 , H01L23/544
Abstract: 本发明涉及一种制造半导体器件的方法。在制造半导体器件的方法中，实现检查图案的检测精度的改进。制造半导体器件的方法包括在检查图案形成区中形成参考图案的步骤，在半导体衬底上形成第一掩模层，同时在检查图案形成区中形成第一检查图案的步骤，以及相对于参考图案测量第一检查图案的第一未对准量的步骤。制造半导体器件的方法还包括将离子利用第一掩模层注入半导体衬底的步骤，去除第一掩模层以及第一检查图案且随后在半导体衬底上形成第二掩模层，同时在检查图案形成区中形成第二检查图案的步骤，以及相对于参考图案测量第二检查图案的第二未对准量的步骤。在平面图中，第二检查图案大于第一检查图案且覆盖形成第一检查图案的整个区域。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.037 seconds)
