公开(公告)号：CN103700659B

公开(公告)日：2018-03-30

申请号：CN201310446894.2

申请日：2013-09-26

Applicant: 瑞萨电子株式会社

Inventor： 竹田裕 ,  竹内洁 ,  鬼沢岳 ,  田中圣康

IPC: H01L27/06 ,  H01L27/092 ,  H01L29/36

CPC classification number: H01L29/0847 ,  H01L27/0629 ,  H01L29/0619 ,  H01L29/0634 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/4236 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/66143 ,  H01L29/66462 ,  H01L29/66659 ,  H01L29/7786 ,  H01L29/7833 ,  H01L29/7835 ,  H01L29/872

Abstract: 本发明涉及半导体装置。第一接触件、第二杂质区和第二低浓度杂质区形成肖特基势垒二极管。第二杂质区具有与第一杂质区相同的杂质浓度，并且因此可以在与形成第一杂质区相同的处理中被形成。另外，第二低浓度杂质区具有与第一低浓度杂质区相同的杂质浓度，并且因此可以在与形成第一低浓度杂质区相同的处理中被形成。

公开(公告)号：CN104282760A

公开(公告)日：2015-01-14

申请号：CN201410330666.3

申请日：2014-07-11

Applicant: 瑞萨电子株式会社

Inventor： 五十岚信行 ,  金子贵昭 ,  竹内洁

IPC: H01L29/78 ,  H01L29/786

CPC classification number: H01L29/7869 ,  H01L29/04

Abstract: 公开了一种半导体器件，其中氧化物半导体膜的质量得到稳定，同时氧化物半导体具有高迁移率的属性得到利用。该半导体器件包括氧化物半导体层和电极。电极耦接到氧化物半导体层的一个表面。氧化物半导体层的从所述一个表面跨越到深度t处的部分成为有序层。有序层是包括多个有序区域的区域，在每个有序区域中原子的排列符合特定规则。在与所述一个表面垂直的方向上的截面中所述有序区域的最大宽度为2nm或更小。

公开(公告)号：CN105609132B

公开(公告)日：2023-10-10

申请号：CN201510800604.9

申请日：2015-11-19

Applicant: 瑞萨电子株式会社

Inventor： 竹内洁 ,  田边昭 ,  间部谦三

IPC: G11C16/06 ,  G11C16/08 ,  G11C16/24 ,  G11C16/26 ,  G11C16/34

Abstract: 一种半导体存储装置，具有使用可变电阻元件的至少一个存储单元，以及控制存储单元的写入和读取的控制电路。通过控制电路实现的操作包括第一写入操作，第二写入操作以及重写操作。第一写入操作是用于将第一极性的第一电压施加至存储单元的写入操作。第二写入操作是用于将与第一极性相反的第二极性的第二电压施加至存储单元的写入操作。重写操作是在第一写入操作失败时，用于进一步执行用于将第二极性的第二电压施加至存储单元的第二A写入操作以及用于将第一极性的第一电压施加至存储单元的第一A写入操作的写入操作。

公开(公告)号：CN105609132A

公开(公告)日：2016-05-25

申请号：CN201510800604.9

申请日：2015-11-19

Applicant: 瑞萨电子株式会社

Inventor： 竹内洁 ,  田边昭 ,  间部谦三

IPC: G11C16/06 ,  G11C16/08 ,  G11C16/24 ,  G11C16/26 ,  G11C16/34

CPC classification number: G11C13/0069 ,  G11C13/0007 ,  G11C13/0035 ,  G11C13/004 ,  G11C13/0061 ,  G11C13/0064 ,  G11C2013/0073 ,  G11C2013/0076 ,  G11C2013/0092 ,  G11C2213/79 ,  G11C2213/82 ,  G11C16/06 ,  G11C16/08 ,  G11C16/24 ,  G11C16/26 ,  G11C16/3422

Abstract: 一种半导体存储装置，具有使用可变电阻元件的至少一个存储单元，以及控制存储单元的写入和读取的控制电路。通过控制电路实现的操作包括第一写入操作，第二写入操作以及重写操作。第一写入操作是用于将第一极性的第一电压施加至存储单元的写入操作。第二写入操作是用于将与第一极性相反的第二极性的第二电压施加至存储单元的写入操作。重写操作是在第一写入操作失败时，用于进一步执行用于将第二极性的第二电压施加至存储单元的第二A写入操作以及用于将第一极性的第一电压施加至存储单元的第一A写入操作的写入操作。

公开(公告)号：CN104952835A

公开(公告)日：2015-09-30

申请号：CN201510134983.2

申请日：2015-03-26

Applicant: 瑞萨电子株式会社

Inventor： 植木诚 ,  竹内洁 ,  长谷卓

IPC: H01L23/522 ,  H01L23/528 ,  H01L27/24

CPC classification number: H01L28/65 ,  H01L23/5223 ,  H01L23/5226 ,  H01L23/53238 ,  H01L23/53242 ,  H01L23/53257 ,  H01L23/53266 ,  H01L27/0629 ,  H01L27/2463 ,  H01L28/60 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1616 ,  H01L45/1625 ,  H01L45/1675 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供一种半导体器件，其具有较小的特性变化。该半导体器件配备有形成在层间绝缘膜中的插塞，设置在插塞上并耦合至插塞的下电极，设置在下电极上并由金属氧化物制成的中间层，以及设置在中间层上的上电极。中间层具有邻接下电极和上电极的层叠区。层叠区的至少一部分不与插塞重叠。插塞的至少一部分不与层叠区重叠。

公开(公告)号：CN103700659A

公开(公告)日：2014-04-02

申请号：CN201310446894.2

申请日：2013-09-26

Applicant: 瑞萨电子株式会社

Inventor： 竹田裕 ,  竹内洁 ,  鬼沢岳 ,  田中圣康

IPC: H01L27/06 ,  H01L27/092 ,  H01L29/36

CPC classification number: H01L29/0847 ,  H01L27/0629 ,  H01L29/0619 ,  H01L29/0634 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/4236 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/66143 ,  H01L29/66462 ,  H01L29/66659 ,  H01L29/7786 ,  H01L29/7833 ,  H01L29/7835 ,  H01L29/872

Abstract: 本发明涉及半导体装置。第一接触件、第二杂质区和第二低浓度杂质区形成肖特基势垒二极管。第二杂质区具有与第一杂质区相同的杂质浓度，并且因此可以在与形成第一杂质区相同的处理中被形成。另外，第二低浓度杂质区具有与第一低浓度杂质区相同的杂质浓度，并且因此可以在与形成第一低浓度杂质区相同的处理中被形成。