-
公开(公告)号:CN113036885A
公开(公告)日:2021-06-25
申请号:CN202110433297.0
申请日:2021-04-22
Applicant: 珠海市一微星科技有限公司 , 珠海市一微半导体有限公司
Abstract: 本发明公开了一种恒流输出的电源系统及其控制方法、受电设备,所述电源系统包括:电源模块,用于为受电设备提供电源;供电控制模块,用于提供电压调节信息以控制电源模块恒流输出;模拟数字转化模块,用于将电源模块的输出信息由模拟信号转化为数字信号;数字模拟转化模块,用于将供电控制模块提供的电压调节信息由数字信息转化为模拟信号。本发明基于模拟数字转化模块和模拟数字转化模块实现通过数字方法对电源模块的输出信息进行精准的数字化调节,实现灵活精准的控制电源系统的恒流输出,提高恒流输出的电源系统的充电方案一致性,降低了电源系统提供的充电方案通过受电设备对应充电协议所要求的标准的难度。
-
公开(公告)号:CN112034330A
公开(公告)日:2020-12-04
申请号:CN202011057700.6
申请日:2020-09-29
Applicant: 珠海市一微半导体有限公司
IPC: G01R31/28 , G05B19/042
Abstract: 本发明提供一种SOC芯片自动化QC方法及装置,其中,所述装置包括QC母板,所述QC母板包括PMU电源、MCU主控制器、SOCKET座子、QC子板、组合开关、TEST按键、DEBUG按键、功能模块、结果显示模块;所述方法在所述装置上实现,包括如下内容:MCU主控制器通过SWD总线与待测SOC芯片连接,然后读取预先烧录在SOC芯片中的CHIPID;根据所述CHIPID,MCU主控制器按照设定的优先级顺序将需要的QC代码加载到待测SOC芯片中并控制其进行功能测试;如果测试通过,则结果显示模块显示PASS信息,如果测试不通过,则结果显示模块显示FAIL信息;当出现FAIL时,MCU主控制器还能够对待测SOC芯片进行DEBUG,以快速定位故障位置。本发明提出一种SOC芯片自动化QC方法及装置可以实现快速的SOC芯片自动化测试,有效地缩短测试时间,提高测试效率。
-
公开(公告)号:CN110390158A
公开(公告)日:2019-10-29
申请号:CN201910651915.1
申请日:2019-07-18
Applicant: 珠海市一微半导体有限公司
IPC: G06F17/50
Abstract: 本发明公开一种检查屏蔽线漏接的方法,包括:步骤1、根据预设工艺设计库中各物理层次信息,建立各物理层次之间的连接关系,然后进入步骤2,其中,各物理层次包括预定义的待检查的金属层和/或器件层;步骤2、根据步骤1确定的金属层和/或器件层之间的连接关系,判断待检查的金属层中是否存在漏接的屏蔽线;步骤3、按照前述步骤遍历完所有待检查的金属层,并同时输出对应的检查结果。方便版图设计者按照输出的检查结果自主分析修复漏接的屏蔽线;该自动化检测的技术方案在释放人力的同时,也提高了屏蔽线漏接排查的可靠性和效率。
-
公开(公告)号:CN109543309A
公开(公告)日:2019-03-29
申请号:CN201811410376.4
申请日:2018-11-23
Applicant: 珠海市一微半导体有限公司
IPC: G06F17/50
Abstract: 本发明提出一种基于版图关键信号的干扰排查方法。所述干扰排查方法是基于DRC验证语言的自动检查版图信号防护的RULE脚本,通过执行DRC设计规则检查,即可得到信号防护的检查结果,可快速地定位到版图中存在信号干扰的地方。整个干扰信号排查过程是自动化脚本运行,使得操作方便、快捷、高效,结果直观,并大大节省了人工排查所需耗费的时间跟精力,且该方法可通过简单修改预定义的形式,快速应用于不同工艺版图的干扰信号排查中,通用性强。
-
公开(公告)号:CN113064550A
公开(公告)日:2021-07-02
申请号:CN202110294448.9
申请日:2021-03-19
Applicant: 珠海市一微半导体有限公司
IPC: G06F3/06
Abstract: 本发明公开了一种缩短外部存储器访问时间的控制装置及控制方法,所述方法通过对非连续地址的数据进行缓存的方法,降低对存储空间的要求以及缓存频次,有利于控制成本和功耗。同时,因为缓存了非连续地址处的数据,可以缩短对外部存储器的访问时间,消除命令字、读取地址等数据的发送带来的带宽下降问题,读写主机读取外部存储器的等价有效带宽可提升至100%,读取速度稳定,系统性能得到提升,对程序运行延迟要求严格的场景有明显优势。
-
公开(公告)号:CN112100975A
公开(公告)日:2020-12-18
申请号:CN202011041185.2
申请日:2020-09-28
Applicant: 珠海市一微半导体有限公司
IPC: G06F30/398 , G06F30/394 , G06F30/392 , G06F119/02
Abstract: 本发明公开了一种版图设计的金属层自动连接方法,涉及芯片版图设计领域,所述金属层自动连接方法具体包括如下步骤:设置快捷键,其中,所述快捷键配置功能函数,用于一键实现金属层自动连接;以选定的一对或一对以上金属层作为自动连接对象,当检测到快捷键被点击时,触发所述功能函数以实现金属层自动连接。本发明通过在版图设计软件中设置配置功能函数的快捷键,大幅度提高版图设计工作效率,实现更高效、精准的同层或不同层的金属层的自动连接。
-
公开(公告)号:CN110265393A
公开(公告)日:2019-09-20
申请号:CN201910507916.9
申请日:2019-06-12
Applicant: 珠海市一微半导体有限公司
Abstract: 本发明公开一种基于ESD防护电路可靠性的检测控制方法,包括:接受电路图对应的完整电路的网表信息、预定义的ESD器件可靠尺寸信息及预定义的ESD器件属性名;然后初始化电源端口、地端口、以及待测端口;根据待测端口的初始化信息和网表信息,筛选出一个与ESD器件存在直接连接关系的待测端口;根据预定义的ESD器件属性名,获取与待测端口直接连接的ESD器件的尺寸信息;按照ESD器件的类型控制前述获取的尺寸信息与预定义的ESD器件可靠尺寸信息进行合并比较,并根据合并比较的结果确定待测端口所在的ESD防护电路的可靠性。从而使芯片设计可以在耗费最小的ESD防护面积下,得到安全可靠的ESD防护能力,节省芯片成本。
-
公开(公告)号:CN110263442A
公开(公告)日:2019-09-20
申请号:CN201910543637.8
申请日:2019-06-21
Applicant: 珠海市一微半导体有限公司
IPC: G06F17/50
Abstract: 本发明公开一种模拟版图的走线映射到数字版图的方法,该方法包括:步骤1、控制模拟版图设计工具读取模拟版图的第一预设走线通道区中的走线信息及通孔信息,其中,第一预设走线通道区是跨出模拟版图内的模拟模块的走线通道区域;步骤2、根据模拟版图设计工具和数字版图设计工具对应识别的信息存储格式的异同情况,控制步骤1读取的走线信息及通孔信息进行格式转换;步骤3、根据步骤2的格式转换结果,控制数字版图设计工具在存在映射关系的数字版图的第二预设走线通道区内完成布线;其中,第二预设走线通道区是第一预设走线通道区映射到数字版图的对应摆放位置,且是数字版图设计工具预先布置好的。从而实现模拟版图信息向数字版图的转移。
-
公开(公告)号:CN109492273A
公开(公告)日:2019-03-19
申请号:CN201811231667.7
申请日:2018-10-22
Applicant: 珠海市一微半导体有限公司
IPC: G06F17/50
Abstract: 本发明公开一种基于通孔的自动打孔方法,选定芯片物理版图中待打孔处理的第一金属层和第三金属层;其中,所述第一金属层和所述第三金属层包括跨层次的两层金属层和相邻的两层金属层;当检测到配置的打孔触发信号时,定义待调用的通孔器件的尺寸及间距信息;同时获取所述第一金属层和所述第三金属层的金属交叠区的尺寸大小;根据所述金属交叠区的尺寸大小、所述通孔器件的尺寸及其间距信息,计算待调用的通孔器件的数目;判断所述通孔器件的数目是否小于或等于1,是则调用通孔数目为3的打孔器件,并调用打孔函数进行打孔操作;否则直接调用所述打孔函数进行打孔操作。本发明通过一个打孔触发信号实现跨层次自动打孔和插入冗余孔。
-
公开(公告)号:CN112507649A
公开(公告)日:2021-03-16
申请号:CN202011531882.6
申请日:2020-12-23
Applicant: 珠海市一微半导体有限公司
IPC: G06F30/392
Abstract: 本发明公开了一种模拟版图的数模引脚映射到数字版图的方法,该方法包括:步骤1:控制模拟版图设计工具读取模拟版图的数模引脚信息;步骤2:根据模拟版图设计工具和数字版图设计工具对应的程序接口语言异同情况,控制步骤1读取的数模引脚信息进行格式转换;步骤3:根据步骤2中的格式转换结果,控制数模引脚信息生成数模引脚布局脚本;步骤4:根据步骤3生成的数模引脚布局脚本,控制数字版图设计工具加载数模引脚布局脚本,完成数模引脚映射到数字版图。本发明实现了模拟版图包数字版图的设计中数模引脚信息的自动映射,减少版图设计者在版图布局阶段消耗的时间与精力,大幅度缩短数模版图进行信息交互的处理周期。
-
-
-
-
-
-
-
-
-