公开(公告)号：CN110187260B

公开(公告)日：2021-04-02

申请号：CN201910501010.6

申请日：2019-06-11

Applicant: 珠海市一微半导体有限公司

Inventor： 蔡晓銮 ,  黄明强

IPC: G01R31/28

Abstract: 本发明公开一种基于ESD电路完整性的自动检测方法，包括：接收待测电路图的网表信息，然后初始化基于待测电路图的电源端口、地端口、以及待测端口；其中，待测端口以信号节点的方式存在于待测电路图中；根据待测端口的初始化信息和网表信息，从待测电路图的信号节点中筛选出一个待测端口；判断待测端口是否同时与其对应匹配的电源端口和地端口之间都连接有器件模型，是则确定待测端口所在的ESD电路结构完整，否则确定待测端口所在的ESD电路结构不完整；然后继续从待测电路图中筛选出下一个待测端口，再重复上述判断步骤，直到遍历完待测电路图中所有的信号节点。实现全面排查ESD电路结构的完整性，加快ESD风险排查速度。

公开(公告)号：CN112507649A

公开(公告)日：2021-03-16

申请号：CN202011531882.6

申请日：2020-12-23

Applicant: 珠海市一微半导体有限公司

Inventor： 蔡晓銮 ,  黄明强

IPC: G06F30/392

Abstract: 本发明公开了一种模拟版图的数模引脚映射到数字版图的方法，该方法包括：步骤1：控制模拟版图设计工具读取模拟版图的数模引脚信息；步骤2：根据模拟版图设计工具和数字版图设计工具对应的程序接口语言异同情况，控制步骤1读取的数模引脚信息进行格式转换；步骤3：根据步骤2中的格式转换结果，控制数模引脚信息生成数模引脚布局脚本；步骤4：根据步骤3生成的数模引脚布局脚本，控制数字版图设计工具加载数模引脚布局脚本，完成数模引脚映射到数字版图。本发明实现了模拟版图包数字版图的设计中数模引脚信息的自动映射，减少版图设计者在版图布局阶段消耗的时间与精力，大幅度缩短数模版图进行信息交互的处理周期。

公开(公告)号：CN110187260A

公开(公告)日：2019-08-30

申请号：CN201910501010.6

申请日：2019-06-11

Applicant: 珠海市一微半导体有限公司

Inventor： 蔡晓銮 ,  黄明强

IPC: G01R31/28

Abstract: 本发明公开一种基于ESD电路完整性的自动检测方法，包括：接收待测电路图的网表信息，然后初始化基于待测电路图的电源端口、地端口、以及待测端口；其中，待测端口以信号节点的方式存在于待测电路图中；根据待测端口的初始化信息和网表信息，从待测电路图的信号节点中筛选出一个待测端口；判断待测端口是否同时与其对应匹配的电源端口和地端口之间都连接有器件模型，是则确定待测端口所在的ESD电路结构完整，否则确定待测端口所在的ESD电路结构不完整；然后继续从待测电路图中筛选出下一个待测端口，再重复上述判断步骤，直到遍历完待测电路图中所有的信号节点。实现全面排查ESD电路结构的完整性，加快ESD风险排查速度。

公开(公告)号：CN109145511A

公开(公告)日：2019-01-04

申请号：CN201811135670.9

申请日：2018-09-28

Applicant: 珠海市一微半导体有限公司

Inventor： 蔡晓銮

IPC: G06F17/50

CPC classification number: G06F17/5072 ,  G06F17/5077

Abstract: 本发明公开一种MOS管的栅极的交互式打孔方法，利用EDA工具下的程序接口语言，构建一个配置交互式界面窗口的MOS管的栅极的交互式打孔函数。通过配置实现所述交互式打孔函数所在的脚本文件自动加载流程。在任意版图中执行所述脚本文件后，选定的一个或多个MOS管的输出指令信号，通过一个界面触发信号生成所述交互式界面窗口，实现对不同类型MOS管的多晶硅栅的打孔方向进行设置，并在界面功能控件信号的触发作用下，将所有选中的MOS管的多晶硅栅都按设置的方向进行了打孔操作。相对于现有技术，真正做到一个触发信号解决所有MOS管的多晶硅栅引出信号线的人工操作重复繁琐的问题。

公开(公告)号：CN112100975A

公开(公告)日：2020-12-18

申请号：CN202011041185.2

申请日：2020-09-28

Applicant: 珠海市一微半导体有限公司

Inventor： 蔡晓銮 ,  黄明强

IPC: G06F30/398 ,  G06F30/394 ,  G06F30/392 ,  G06F119/02

Abstract: 本发明公开了一种版图设计的金属层自动连接方法，涉及芯片版图设计领域，所述金属层自动连接方法具体包括如下步骤：设置快捷键，其中，所述快捷键配置功能函数，用于一键实现金属层自动连接；以选定的一对或一对以上金属层作为自动连接对象，当检测到快捷键被点击时，触发所述功能函数以实现金属层自动连接。本发明通过在版图设计软件中设置配置功能函数的快捷键，大幅度提高版图设计工作效率，实现更高效、精准的同层或不同层的金属层的自动连接。

公开(公告)号：CN110265393A

公开(公告)日：2019-09-20

申请号：CN201910507916.9

申请日：2019-06-12

Applicant: 珠海市一微半导体有限公司

Inventor： 蔡晓銮 ,  黄明强

IPC: H01L27/02 ,  G01B21/00

Abstract: 本发明公开一种基于ESD防护电路可靠性的检测控制方法，包括：接受电路图对应的完整电路的网表信息、预定义的ESD器件可靠尺寸信息及预定义的ESD器件属性名；然后初始化电源端口、地端口、以及待测端口；根据待测端口的初始化信息和网表信息，筛选出一个与ESD器件存在直接连接关系的待测端口；根据预定义的ESD器件属性名，获取与待测端口直接连接的ESD器件的尺寸信息；按照ESD器件的类型控制前述获取的尺寸信息与预定义的ESD器件可靠尺寸信息进行合并比较，并根据合并比较的结果确定待测端口所在的ESD防护电路的可靠性。从而使芯片设计可以在耗费最小的ESD防护面积下，得到安全可靠的ESD防护能力，节省芯片成本。

公开(公告)号：CN110263442A

公开(公告)日：2019-09-20

申请号：CN201910543637.8

申请日：2019-06-21

Applicant: 珠海市一微半导体有限公司

Inventor： 蔡晓銮 ,  黄明强

IPC: G06F17/50

Abstract: 本发明公开一种模拟版图的走线映射到数字版图的方法，该方法包括：步骤1、控制模拟版图设计工具读取模拟版图的第一预设走线通道区中的走线信息及通孔信息，其中，第一预设走线通道区是跨出模拟版图内的模拟模块的走线通道区域；步骤2、根据模拟版图设计工具和数字版图设计工具对应识别的信息存储格式的异同情况，控制步骤1读取的走线信息及通孔信息进行格式转换；步骤3、根据步骤2的格式转换结果，控制数字版图设计工具在存在映射关系的数字版图的第二预设走线通道区内完成布线；其中，第二预设走线通道区是第一预设走线通道区映射到数字版图的对应摆放位置,且是数字版图设计工具预先布置好的。从而实现模拟版图信息向数字版图的转移。

公开(公告)号：CN109492273A

公开(公告)日：2019-03-19

申请号：CN201811231667.7

申请日：2018-10-22

Applicant: 珠海市一微半导体有限公司

Inventor： 蔡晓銮 ,  黄明强

IPC: G06F17/50

Abstract: 本发明公开一种基于通孔的自动打孔方法，选定芯片物理版图中待打孔处理的第一金属层和第三金属层；其中，所述第一金属层和所述第三金属层包括跨层次的两层金属层和相邻的两层金属层；当检测到配置的打孔触发信号时，定义待调用的通孔器件的尺寸及间距信息；同时获取所述第一金属层和所述第三金属层的金属交叠区的尺寸大小；根据所述金属交叠区的尺寸大小、所述通孔器件的尺寸及其间距信息，计算待调用的通孔器件的数目；判断所述通孔器件的数目是否小于或等于1，是则调用通孔数目为3的打孔器件，并调用打孔函数进行打孔操作；否则直接调用所述打孔函数进行打孔操作。本发明通过一个打孔触发信号实现跨层次自动打孔和插入冗余孔。

公开(公告)号：CN110265393B

公开(公告)日：2021-03-23

申请号：CN201910507916.9

申请日：2019-06-12

Applicant: 珠海市一微半导体有限公司

Inventor： 蔡晓銮 ,  黄明强

IPC: H01L27/02 ,  G01B21/00

Abstract: 本发明公开一种基于ESD防护电路可靠性的检测控制方法，包括：接受电路图对应的完整电路的网表信息、预定义的ESD器件可靠尺寸信息及预定义的ESD器件属性名；然后初始化电源端口、地端口、以及待测端口；根据待测端口的初始化信息和网表信息，筛选出一个与ESD器件存在直接连接关系的待测端口；根据预定义的ESD器件属性名，获取与待测端口直接连接的ESD器件的尺寸信息；按照ESD器件的类型控制前述获取的尺寸信息与预定义的ESD器件可靠尺寸信息进行合并比较，并根据合并比较的结果确定待测端口所在的ESD防护电路的可靠性。从而使芯片设计可以在耗费最小的ESD防护面积下，得到安全可靠的ESD防护能力，节省芯片成本。

公开(公告)号：CN109117572A

公开(公告)日：2019-01-01

申请号：CN201810979469.2

申请日：2018-08-27

Applicant: 珠海市一微半导体有限公司

Inventor： 蔡晓銮

IPC: G06F17/50

Abstract: 本发明公开一种基于电路原理图的符号图引脚的自动伸线打标记方法，包括：步骤S101，在脚本文件中配置对应功能函数的快捷按键；步骤S102，定义引脚的伸线长度；步骤S103，通过捕获原理图中选定的符号图提取待标记引脚信息；步骤S104，根据待标记引脚的信号端口的坐标和伸线长度，确定待标记引脚的伸线坐标；步骤S105，判断待标记引脚对应的信号是否属于总线信号，是则在步骤S106中设置待标记引脚的伸线宽度为第一预设线宽，否则在步骤S107中设置其伸线宽度为第二预设线宽；步骤S108，根据伸线坐标和伸线宽度执行自动伸线操作；步骤S109，根据自动伸线操作得到的伸线位置，完成待标记引脚的自动打标记操作。