-
公开(公告)号：CN214798956U
公开(公告)日：2021-11-19
申请号：CN202120827618.0
申请日：2021-04-22
Applicant: 珠海市一微星科技有限公司 , 珠海一微半导体股份有限公司
Abstract: 本实用新型公开了一种恒流输出的电源系统、受电设备，所述电源系统包括：电源模块，用于为受电设备提供电源；供电控制模块，用于提供电压调节信息以控制电源模块恒流输出；模拟数字转化模块，用于将电源模块的输出信息由模拟信号转化为数字信号；数字模拟转化模块，用于将供电控制模块提供的电压调节信息由数字信息转化为模拟信号。本实用新型基于模拟数字转化模块和模拟数字转化模块实现通过数字方法对电源模块的输出信息进行精准的数字化调节，实现灵活精准的控制电源系统的恒流输出，提高恒流输出的电源系统的充电方案一致性，降低了电源系统提供的充电方案通过受电设备对应充电协议所要求的标准的难度。
-
公开(公告)号：CN110263442B
公开(公告)日：2022-11-15
申请号：CN201910543637.8
申请日：2019-06-21
Applicant: 珠海一微半导体股份有限公司
IPC: G06F30/392
Abstract: 本发明公开一种模拟版图的走线映射到数字版图的方法，该方法包括：步骤1、控制模拟版图设计工具读取模拟版图的第一预设走线通道区中的走线信息及通孔信息，其中，第一预设走线通道区是跨出模拟版图内的模拟模块的走线通道区域；步骤2、根据模拟版图设计工具和数字版图设计工具对应识别的信息存储格式的异同情况，控制步骤1读取的走线信息及通孔信息进行格式转换；步骤3、根据步骤2的格式转换结果，控制数字版图设计工具在存在映射关系的数字版图的第二预设走线通道区内完成布线；其中，第二预设走线通道区是第一预设走线通道区映射到数字版图的对应摆放位置,且是数字版图设计工具预先布置好的。从而实现模拟版图信息向数字版图的转移。
-
公开(公告)号：CN112507649B
公开(公告)日：2024-04-02
申请号：CN202011531882.6
申请日：2020-12-23
Applicant: 珠海一微半导体股份有限公司
IPC: G06F30/392
Abstract: 本发明公开了一种模拟版图的数模引脚映射到数字版图的方法，该方法包括：步骤1：控制模拟版图设计工具读取模拟版图的数模引脚信息；步骤2：根据模拟版图设计工具和数字版图设计工具对应的程序接口语言异同情况，控制步骤1读取的数模引脚信息进行格式转换；步骤3：根据步骤2中的格式转换结果，控制数模引脚信息生成数模引脚布局脚本；步骤4：根据步骤3生成的数模引脚布局脚本，控制数字版图设计工具加载数模引脚布局脚本，完成数模引脚映射到数字版图。本发明实现了模拟版图包数字版图的设计中数模引脚信息的自动映射，减少版图设计者在版图布局阶段消耗的时间与精力，大幅度缩短数模版图进行信息交互的处理周期。
-
公开(公告)号：CN109558667B
公开(公告)日：2023-07-14
申请号：CN201811409504.3
申请日：2018-11-23
Applicant: 珠海一微半导体股份有限公司
IPC: G06F30/392
Abstract: 本发明提出一种基于布线阻塞的优化方法，该优化方法是基于后端设计工具处理布线阻塞的技术问题，其解决方案与现有技术的区别在于，在完成常规的布线处理之后，根据执行的DRC检查结果的short参数和space参数，有针对性地对不同范围大小的布线阻塞区域作进一步的布局或布线优化，在优化过程中，通过重复更新布局和布线信息，来实现将DRC检查输出的short参数和space参数优化为0。提高物理设计的处理效率和设计的质量。
-
公开(公告)号：CN110390158B
公开(公告)日：2023-05-09
申请号：CN201910651915.1
申请日：2019-07-18
Applicant: 珠海一微半导体股份有限公司
IPC: G06F30/398
Abstract: 本发明公开一种检查屏蔽线漏接的方法，包括:步骤1、根据预设工艺设计库中各物理层次信息，建立各物理层次之间的连接关系，然后进入步骤2，其中，各物理层次包括预定义的待检查的金属层和/或器件层；步骤2、根据步骤1确定的金属层和/或器件层之间的连接关系，判断待检查的金属层中是否存在漏接的屏蔽线；步骤3、按照前述步骤遍历完所有待检查的金属层，并同时输出对应的检查结果。方便版图设计者按照输出的检查结果自主分析修复漏接的屏蔽线；该自动化检测的技术方案在释放人力的同时，也提高了屏蔽线漏接排查的可靠性和效率。
-
Patent Agency Ranking
公开(公告)号：CN115883059A
公开(公告)日：2023-03-31
申请号：CN202111149845.3
申请日：2021-09-29
Applicant: 珠海一微半导体股份有限公司
Abstract: 本发明公开了一种AES运算电路及方法，与现有技术相比，本发明通过流水线技术实现AES算法的轮内循环，即在当前轮的变换过程中，可以实现下一轮的部分变换，使得AES加解密流程耗费的时钟周期数较少，提高了数据加解密的效率；另外，由于只对当前密钥进行储存，节省了大量的存储单元，使得AES运算电路的面积大大缩小，有利于降低成本，提高市场竞争力。
-
公开(公告)号：CN113749572B
公开(公告)日：2022-06-14
申请号：CN202111116262.0
申请日：2021-09-23
Applicant: 珠海一微半导体股份有限公司
Abstract: 本发明涉及一种机器人拖地方法和芯片及智能拖地机，根据机器人在基准线的两侧的移动位置在同一行进阶段或清洁周期内依次变更不同弧形开口方向的曲线路线，并沿着变更的曲线路线拖地，直至检测到区域边界再通过直线运动切换到另一行进阶段，并在对应的方向，继续根据机器人的移动位置在同一行进阶段内依次变更不同弧形开口方向的曲线路线，并沿着变更的曲线路线拖地；从而沿左右两侧弧线路径阶段性地拖地以保证拖地的均匀性和效率。
-
公开(公告)号：CN116148629A
公开(公告)日：2023-05-23
申请号：CN202211646246.7
申请日：2022-12-21
Applicant: 珠海一微半导体股份有限公司
IPC: G01R31/28
Abstract: 本申请公开了一种芯片测试方法、装置和系统，所述芯片测试方法通过总线协议库将测试程序进行协议化，协议化后的测试程序满足待测芯片的总线协议的传输要求，使得测试程序可以通过总线接口传输到待测芯片中，不需要额外占用待测芯片其他的IO口作为测试模式引脚，节约了芯片宝贵的管脚资源。进一步地，降低了ATE平台测试单颗芯片所需的通道资源，使得ATE平台可以同时测试更多的芯片，实现最大化site并行测试，大大降低了测试成本。
-
公开(公告)号：CN115883058A
公开(公告)日：2023-03-31
申请号：CN202111149828.X
申请日：2021-09-29
Applicant: 珠海一微半导体股份有限公司
IPC: H04L9/06
Abstract: 本发明公开了一种AES数据加解密处理电路及方法，与现有技术相比，本发明所述的AES数据加解密处理电路通过流水线技术实现AES算法的轮内循环，即在当前轮的变换过程中，可以实现下一轮的部分变换，使得AES加解密流程耗费的时钟周期数较少，提高了数据加解密的效率。另外，该电路采用32bit而非64bit（需由两个32bit组成）数据处理位宽的异或运算模块、S盒变换模块以及列混合变换模块，使得AES数据加解密处理电路的面积大大缩小，有利于控制成本，提高市场竞争力。
-
公开(公告)号：CN112034330B
公开(公告)日：2025-04-08
申请号：CN202011057700.6
申请日：2020-09-29
Applicant: 珠海一微半导体股份有限公司
IPC: G01R31/28 , G05B19/042
Abstract: 本发明提供一种SOC芯片自动化QC方法及装置，其中，所述装置包括QC母板，所述QC母板包括PMU电源、MCU主控制器、SOCKET座子、QC子板、组合开关、TEST按键、DEBUG按键、功能模块、结果显示模块；所述方法在所述装置上实现，包括如下内容：MCU主控制器通过SWD总线与待测SOC芯片连接，然后读取预先烧录在SOC芯片中的CHIPID；根据所述CHIPID，MCU主控制器按照设定的优先级顺序将需要的QC代码加载到待测SOC芯片中并控制其进行功能测试；如果测试通过，则结果显示模块显示PASS信息，如果测试不通过，则结果显示模块显示FAIL信息；当出现FAIL时，MCU主控制器还能够对待测SOC芯片进行DEBUG，以快速定位故障位置。本发明提出一种SOC芯片自动化QC方法及装置可以实现快速的SOC芯片自动化测试，有效地缩短测试时间，提高测试效率。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.052 seconds)
