-
公开(公告)号：CN117076384B
公开(公告)日：2024-02-02
申请号：CN202311315720.2
申请日：2023-10-12
Applicant: 清华大学无锡应用技术研究院 , 上海航天计算机技术研究所
Abstract: 本发明提供了一计算装置、存内计算加速系统，可以应用于可重构技术领域。计算装置包括多个计算核模块，计算核模块包括：核内控制器单元、开关阵列单元、存算单元组、第一驱动单元组、第一计算单元组、第二驱动单元组以及第二计算单元组，核内控制器单元用于根据配置信息，向开关阵列单元发送第一连接指令，向存算单元组发送第二连接指令，开关阵列单元用于执行第一连接指令，第一驱动单元组和第二驱动单元组用于按列或行驱动存算单元组，存算单元组用于执行第二连接指令，并执行存内计算得到存内计算结果，第一计算单元组和第二计算单元组用于对存内计算结果执行预设计算操作得到计算结果，可支持多种算法和神经网络算子。
-
公开(公告)号：CN117076384A
公开(公告)日：2023-11-17
申请号：CN202311315720.2
申请日：2023-10-12
Applicant: 清华大学无锡应用技术研究院 , 上海航天计算机技术研究所
Abstract: 本发明提供了一计算装置、存内计算加速系统，可以应用于可重构技术领域。计算装置包括多个计算核模块，计算核模块包括：核内控制器单元、开关阵列单元、存算单元组、第一驱动单元组、第一计算单元组、第二驱动单元组以及第二计算单元组，核内控制器单元用于根据配置信息，向开关阵列单元发送第一连接指令，向存算单元组发送第二连接指令，开关阵列单元用于执行第一连接指令，第一驱动单元组和第二驱动单元组用于按列或行驱动存算单元组，存算单元组用于执行第二连接指令，并执行存内计算得到存内计算结果，第一计算单元组和第二计算单元组用于对存内计算结果执行预设计算操作得到计算结果，可支持多种算法和神经网络算子。
-
公开(公告)号：CN115001694B
公开(公告)日：2023-07-11
申请号：CN202110231457.3
申请日：2021-03-02
Applicant: 清华大学无锡应用技术研究院
IPC: H04L9/32
Abstract: 本申请提出一种基于级联开关和响应筛选电路的仲裁物理不可克隆函数APUF电路结构，包括：基于级联结构的多值APUF开关单元、亚稳态检测电路和APUF电路；多值APUF开关单元包括将多个小交换单元进行级联形成三个交换级，每个小交换单元内部和交换级之间的延时路径均相同，以使多值APUF开关单元内部所有的延时路径对称；亚稳态检测电路与APUF电路的仲裁器连接，检测仲裁器的输出是否存在振荡情况，通过上升下降沿触发器将振荡情况转化为数字信息，根据数字信息确定仲裁器响应是否稳定，通过亚稳态检测电路的筛选电路筛选不稳定响应。由此，通过分级实现交换行为，保证整个级联开关路径对称性，设计亚稳态检测电路对响应产生过程中亚稳态现象进行检测，提高稳定性。
-
公开(公告)号：CN112905506B
公开(公告)日：2024-06-28
申请号：CN202110286699.2
申请日：2021-03-17
Applicant: 清华大学无锡应用技术研究院
Abstract: 本发明涉及集成电路信息安全技术领域，具体公开了一种基于多值APUF的可重构系统，其中，包括：上位机和FPGA，上位机与FPGA通信连接，上位机包括激励产生模块、激励接收模块和响应接收发送模块，FPGA包括控制模块和PUF模块，PUF模块与控制模块通信连接，激励产生模块、激励接收模块和响应接收发送模块均与控制模块通信连接；其中PUF模块被配置成具有多个配置端、多个激励端和仲裁器模块的多值APUF的可重构结构，能够实现多种路径组合并得到多种不同的激励‑响应特性。本发明提供的基于多值APUF的可重构系统能够保证不同配置之间的重构唯一性和每个配置的重构均匀性。另外，由于设置了仲裁器模块能够提升APUF的抗攻击性，且未增加资源消耗。
-
公开(公告)号：CN112905506A
公开(公告)日：2021-06-04
申请号：CN202110286699.2
申请日：2021-03-17
Applicant: 清华大学无锡应用技术研究院
Abstract: 本发明涉及集成电路信息安全技术领域，具体公开了一种基于多值APUF的可重构系统，其中，包括：上位机和FPGA，上位机与FPGA通信连接，上位机包括激励产生模块、激励接收模块和响应接收发送模块，FPGA包括控制模块和PUF模块，PUF模块与控制模块通信连接，激励产生模块、激励接收模块和响应接收发送模块均与控制模块通信连接；其中PUF模块被配置成具有多个配置端、多个激励端和仲裁器模块的多值APUF的可重构结构，能够实现多种路径组合并得到多种不同的激励‑响应特性。本发明提供的基于多值APUF的可重构系统能够保证不同配置之间的重构唯一性和每个配置的重构均匀性。另外，由于设置了仲裁器模块能够提升APUF的抗攻击性，且未增加资源消耗。
-
Patent Agency Ranking
公开(公告)号：CN115001694A
公开(公告)日：2022-09-02
申请号：CN202110231457.3
申请日：2021-03-02
Applicant: 清华大学无锡应用技术研究院
IPC: H04L9/32
Abstract: 本申请提出一种基于级联开关和响应筛选电路的仲裁物理不可克隆函数APUF电路结构，包括：基于级联结构的多值APUF开关单元、亚稳态检测电路和APUF电路；多值APUF开关单元包括将多个小交换单元进行级联形成三个交换级，每个小交换单元内部和交换级之间的延时路径均相同，以使多值APUF开关单元内部所有的延时路径对称；亚稳态检测电路与APUF电路的仲裁器连接，检测仲裁器的输出是否存在振荡情况，通过上升下降沿触发器将振荡情况转化为数字信息，根据数字信息确定仲裁器响应是否稳定，通过亚稳态检测电路的筛选电路筛选不稳定响应。由此，通过分级实现交换行为，保证整个级联开关路径对称性，设计亚稳态检测电路对响应产生过程中亚稳态现象进行检测，提高稳定性。
-
公开(公告)号：CN119584133A
公开(公告)日：2025-03-07
申请号：CN202411552682.7
申请日：2024-11-01
Applicant: 西安电子科技大学 , 上海航天计算机技术研究所
IPC: H04W12/122 , H04W12/128 , H04W12/00 , H04B7/185 , H04W84/06
Abstract: 本发明公开了一种针对软件定义卫星的安全检测与评估方法及装置，其中方法包括：构建SDSN安全威胁模型，包括模拟的SDSN环境以及恶意应用程序、恶意交换机和恶意主机；确定SDSN环境的各种网络拓扑变化；根据安全威胁模型和网络拓扑变化确定渗透路径；根据渗透路径构建多个测试用例，其模拟的攻击类型包括拒绝服务、信息泄露、协议滥用、中间人攻击、策略逃避、存储污染和消息传递攻击；利用测试用例对SDSN环境进行安全检测与评估，从而更全面性、系统化地检测并防御软件定义卫星网络中存在的复杂且多样化的安全威胁。
-
公开(公告)号：CN116633551A
公开(公告)日：2023-08-22
申请号：CN202310460140.6
申请日：2023-04-26
Applicant: 上海航天计算机技术研究所
Abstract: 本发明提供了一种基于格密码的星地边缘计算节点身份认证方法和系统，应用在物联网终端连接地面边缘设备，以及地面边缘设备连接卫星终端的星地连接网络中，所述方法包括：接收节点，通过最短向量问题生成一组公钥/私钥对，并保留私钥；接收节点，将公钥以公开方式发送给发送节点；发送节点，将需要签名的消息进行通用哈希变换后得到消息摘要，并通过接收到的公钥对消息进行加密，得到消息密文；发送节点，将所述消息摘要、所述消息密文，以及所使用的通用哈希函数发送给接收节点。本发明的身份认证方式计算复杂度低，便于嵌入式设备软硬件实现，适用于大规模边缘计算网络终端。
-
公开(公告)号：CN109613865A
公开(公告)日：2019-04-12
申请号：CN201811524757.5
申请日：2018-12-13
Applicant: 上海航天计算机技术研究所
IPC: G05B19/042
Abstract: 本发明公开了一种与1553B总线相连的星载电源系统控制装置，包括CPU、FPGA、数据缓存芯片、供电模块；CPU接收1553B总线上发送的遥控指令包，并解析遥控指令包，根据指令类型将解析出的指令内容写入FPGA对应的地址，FPGA执行CPU写入的指令内容；CPU还接收1553B总线上发送的遥测请求，控制FPGA读取数据缓存芯片中的星载电源系统的遥测数据，并将遥测数据根据包格式和遥测数据下传频率重新组包，送往1553B总线；以及，CPU控制FPGA回采遥测数据，FPGA将回采的遥测数据存入数据缓存芯片；另外供电模块为CPU、FPGA提供工作电源。该控制装置能够实现地面操作设备与星载电源系统的数据交互的同时，节省CPU的操作时间，提高工作效率。
-
公开(公告)号：CN120011133A
公开(公告)日：2025-05-16
申请号：CN202510496784.X
申请日：2025-04-21
Applicant: 上海交通大学 , 上海航天计算机技术研究所
Abstract: 本发明提供了一种基于动态例化的纠错存内计算系统、方法及设备，属于存内计算技术领域，所述系统包括存内计算输入模块、纠错存内计算模块、存内计算输出模块；所述存内计算输入模块用于将特征值划分，并生成奇偶校验比特；在纠错存内计算模块中，由片上抗辐射MRAM单元将权重发送至例化存内计算单元，与特征值进行存内计算，计算结果发送至结果判决单元，若奇偶校验正确则输出结果，若奇偶校验不正确则新增例化存内计算单元用于输出正确结果；存内计算输出模块用于接收纠错存内计算模块的输出结果以获得输出特征值。本发明支持存内计算单元的灵活动态例化，根据计算结果进行例化或释放硬件资源，增强存内计算系统的灵活性和系统性能。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.039 seconds)
