-
公开(公告)号：CN117076384B
公开(公告)日：2024-02-02
申请号：CN202311315720.2
申请日：2023-10-12
Applicant: 清华大学无锡应用技术研究院 , 上海航天计算机技术研究所
Abstract: 本发明提供了一计算装置、存内计算加速系统，可以应用于可重构技术领域。计算装置包括多个计算核模块，计算核模块包括：核内控制器单元、开关阵列单元、存算单元组、第一驱动单元组、第一计算单元组、第二驱动单元组以及第二计算单元组，核内控制器单元用于根据配置信息，向开关阵列单元发送第一连接指令，向存算单元组发送第二连接指令，开关阵列单元用于执行第一连接指令，第一驱动单元组和第二驱动单元组用于按列或行驱动存算单元组，存算单元组用于执行第二连接指令，并执行存内计算得到存内计算结果，第一计算单元组和第二计算单元组用于对存内计算结果执行预设计算操作得到计算结果，可支持多种算法和神经网络算子。
-
Patent Agency Ranking
公开(公告)号：CN115001694B
公开(公告)日：2023-07-11
申请号：CN202110231457.3
申请日：2021-03-02
Applicant: 清华大学无锡应用技术研究院
IPC: H04L9/32
Abstract: 本申请提出一种基于级联开关和响应筛选电路的仲裁物理不可克隆函数APUF电路结构，包括：基于级联结构的多值APUF开关单元、亚稳态检测电路和APUF电路；多值APUF开关单元包括将多个小交换单元进行级联形成三个交换级，每个小交换单元内部和交换级之间的延时路径均相同，以使多值APUF开关单元内部所有的延时路径对称；亚稳态检测电路与APUF电路的仲裁器连接，检测仲裁器的输出是否存在振荡情况，通过上升下降沿触发器将振荡情况转化为数字信息，根据数字信息确定仲裁器响应是否稳定，通过亚稳态检测电路的筛选电路筛选不稳定响应。由此，通过分级实现交换行为，保证整个级联开关路径对称性，设计亚稳态检测电路对响应产生过程中亚稳态现象进行检测，提高稳定性。
-
公开(公告)号：CN112905506B
公开(公告)日：2024-06-28
申请号：CN202110286699.2
申请日：2021-03-17
Applicant: 清华大学无锡应用技术研究院
Abstract: 本发明涉及集成电路信息安全技术领域，具体公开了一种基于多值APUF的可重构系统，其中，包括：上位机和FPGA，上位机与FPGA通信连接，上位机包括激励产生模块、激励接收模块和响应接收发送模块，FPGA包括控制模块和PUF模块，PUF模块与控制模块通信连接，激励产生模块、激励接收模块和响应接收发送模块均与控制模块通信连接；其中PUF模块被配置成具有多个配置端、多个激励端和仲裁器模块的多值APUF的可重构结构，能够实现多种路径组合并得到多种不同的激励‑响应特性。本发明提供的基于多值APUF的可重构系统能够保证不同配置之间的重构唯一性和每个配置的重构均匀性。另外，由于设置了仲裁器模块能够提升APUF的抗攻击性，且未增加资源消耗。
-
公开(公告)号：CN112905506A
公开(公告)日：2021-06-04
申请号：CN202110286699.2
申请日：2021-03-17
Applicant: 清华大学无锡应用技术研究院
Abstract: 本发明涉及集成电路信息安全技术领域，具体公开了一种基于多值APUF的可重构系统，其中，包括：上位机和FPGA，上位机与FPGA通信连接，上位机包括激励产生模块、激励接收模块和响应接收发送模块，FPGA包括控制模块和PUF模块，PUF模块与控制模块通信连接，激励产生模块、激励接收模块和响应接收发送模块均与控制模块通信连接；其中PUF模块被配置成具有多个配置端、多个激励端和仲裁器模块的多值APUF的可重构结构，能够实现多种路径组合并得到多种不同的激励‑响应特性。本发明提供的基于多值APUF的可重构系统能够保证不同配置之间的重构唯一性和每个配置的重构均匀性。另外，由于设置了仲裁器模块能够提升APUF的抗攻击性，且未增加资源消耗。
-
公开(公告)号：CN115001694A
公开(公告)日：2022-09-02
申请号：CN202110231457.3
申请日：2021-03-02
Applicant: 清华大学无锡应用技术研究院
IPC: H04L9/32
Abstract: 本申请提出一种基于级联开关和响应筛选电路的仲裁物理不可克隆函数APUF电路结构，包括：基于级联结构的多值APUF开关单元、亚稳态检测电路和APUF电路；多值APUF开关单元包括将多个小交换单元进行级联形成三个交换级，每个小交换单元内部和交换级之间的延时路径均相同，以使多值APUF开关单元内部所有的延时路径对称；亚稳态检测电路与APUF电路的仲裁器连接，检测仲裁器的输出是否存在振荡情况，通过上升下降沿触发器将振荡情况转化为数字信息，根据数字信息确定仲裁器响应是否稳定，通过亚稳态检测电路的筛选电路筛选不稳定响应。由此，通过分级实现交换行为，保证整个级联开关路径对称性，设计亚稳态检测电路对响应产生过程中亚稳态现象进行检测，提高稳定性。
-
公开(公告)号：CN117076384A
公开(公告)日：2023-11-17
申请号：CN202311315720.2
申请日：2023-10-12
Applicant: 清华大学无锡应用技术研究院 , 上海航天计算机技术研究所
Abstract: 本发明提供了一计算装置、存内计算加速系统，可以应用于可重构技术领域。计算装置包括多个计算核模块，计算核模块包括：核内控制器单元、开关阵列单元、存算单元组、第一驱动单元组、第一计算单元组、第二驱动单元组以及第二计算单元组，核内控制器单元用于根据配置信息，向开关阵列单元发送第一连接指令，向存算单元组发送第二连接指令，开关阵列单元用于执行第一连接指令，第一驱动单元组和第二驱动单元组用于按列或行驱动存算单元组，存算单元组用于执行第二连接指令，并执行存内计算得到存内计算结果，第一计算单元组和第二计算单元组用于对存内计算结果执行预设计算操作得到计算结果，可支持多种算法和神经网络算子。
-
-
-
-
-
Search Results
6
records
(took 0.033 seconds)
