-
公开(公告)号：CN102290419B
公开(公告)日：2013-02-13
申请号：CN201110244032.2
申请日：2011-08-24
Applicant: 浙江大学
IPC: H01L27/08
Abstract: 本发明公开了一种基于齐纳二极管的瞬态电压抑制器，包括N衬底层，N衬底层上从左到右依次设有第一P+外延区、第二P+外延区、N+埋层、第四P+外延区、第五P+外延区；第二P+外延区和第四P+外延区上分别设有第一P-阱和第三P-阱；N+埋层上自底向上依次设有第三P+外延区、第二P-阱和第三N+有源注入区；第一P+外延区和第五P+外延区上分别设有第一P+有源注入区和第四P+有源注入区；第一P-阱和第三P-阱上分别设有对应的N+有源注入区和P+有源注入区。本发明通过采用齐纳二极管与低电容二极管的组合结构，进一步降低了TVS的寄生电容，可广泛应用于一些便携式设备和高速接口的静电防护上。
-
公开(公告)号：CN102263102B
公开(公告)日：2012-12-19
申请号：CN201110110433.9
申请日：2011-04-28
Applicant: 浙江大学
Abstract: 本发明公开了一种用于静电防护的反向二极管触发可控硅，由在P衬底上设置的N阱电阻、P阱及P衬底电阻、反向二极管、第一双极型晶体管PNP和第二双极型晶体管NPN构成，所述的反向二极管由N+有源注入区和P阱构成，所述的第一双极型晶体管PNP由P+有源注入区、N阱及P衬底构成，所述的第二双极型晶体管NPN由第二N阱、P衬底和第一N阱构成；所述的P阱上内嵌了第一N阱，并在P阱内增加了第一N+有源注入区。本发明利用反向二极管结构和寄生的阱、衬底电阻结构形成电压钳位，实现ESD脉冲的快速响应与防护结构的预开启，实现了低电压触发以及维持电压可调的静电防护结构。
-
公开(公告)号：CN102254912B
公开(公告)日：2012-10-24
申请号：CN201110195634.3
申请日：2011-07-13
Applicant: 浙江大学
Abstract: 本发明公开了一种内嵌P型MOS管辅助触发的可控硅器件，在第二P+注入区与第二N+注入区之间的P型衬底上，加入一块不接任何电位的第二N阱，可以有效地增加寄生NPN型三极管的纵向基区宽度。本发明利用内嵌P型MOS管的可控硅特有的低电压开启特性做到了可控硅的低电压开启，适用于大部分电路的ESD防护要求；同时，利用增加电位浮空N阱的方式做到了提高可控硅钳位电压的目的；此外，相比传统的单纯依靠拉伸三极管横向基区宽度的方法，本发明提供的可控硅器件面积上更有效率，更节省硅片面积与生产成本，是一种经济有效的低工作电压域电路ESD防护方案。本发明结构简单，电流均匀，器件强壮性好，稳定可靠。
-
公开(公告)号：CN102270658B
公开(公告)日：2012-09-05
申请号：CN201110211465.8
申请日：2011-07-27
Applicant: 浙江大学
Abstract: 本发明公开了一种低触发电压低寄生电容的可控硅结构，包括P型衬底，P型衬底上依次设置有紧密相连的第一P阱、第一N阱、第二P阱和第二N阱，由第一P阱指向第二N阱的方向上，在第一P阱、第一N阱、第二P阱和第二N阱上依次设有：位于第一P阱上的第一P+注入区、位于第一N阱上的第一N+注入区、位于第二P阱上的第二N+注入区、横跨在第二P阱和第二N阱上的第三N+注入区、以及位于第二N阱上的第二P+注入区；在第二N+注入区和第三N+注入区之间设有层叠的栅氧和多晶硅栅，其它的相邻的两个注入区之间均设有浅壕沟隔离。本发明可控硅结构作为集成电路静电放电防护的器件具有实现低触发电压。鲁棒性强和寄生电容小的优点。
-
公开(公告)号：CN102593155A
公开(公告)日：2012-07-18
申请号：CN201210052003.0
申请日：2012-03-01
Applicant: 浙江大学
Abstract: 本发明公开了一种基于多孔道均流的瞬态电压抑制器，包括P+衬底层和P-外延层；第一外延区与P+衬底层之间设有N+埋层，第二外延区上设有N+有源注入区；第一外延区上嵌有N阱，N阱上设有P+有源注入区；P+有源注入区通过金属电极与N+有源注入区相连；N阱与铺设于第一外延区上的N+有源注入层相连；N+有源注入层通过若干内填有N型材料的孔道与N+埋层相连。本发明通过采用多孔道均流技术，将ESD电流均匀引至齐纳结，使得齐纳结收集到的电流密度大体相同，避免了由于电流密度不同导致齐纳结局部失效的现象，有效增大结面积的利用效率，同时降低了导通电阻，提高钳位特性，从而增强器件的抗ESD能力。
-
Patent Agency Ranking
公开(公告)号：CN102544068A
公开(公告)日：2012-07-04
申请号：CN201210060567.9
申请日：2012-03-09
Applicant: 浙江大学
Abstract: 本发明公开了一种基于PNP型三极管辅助触发的双向可控硅器件，包括P衬底层和四个PNP型三极管；P衬底层上设有第一N阱、P阱和第二N阱；第一N阱上设有第一N+有源注入区、第一P+有源注入区和第二N+有源注入区；第二N阱上设有第三N+有源注入区、第二P+有源注入区和第四N+有源注入区；第三N+有源注入区与第二PNP型三极管相连，第一PNP型三极管与第一金属电极相连；第二N+有源注入区与第三PNP型三极管相连，第四PNP型三极管与第二金属电极相连。本发明可控硅器件利用PNP型三极管作为辅助触发单元，使得器件具有可调且较低的正反向击穿电压，使得器件可适用于一些混合电压接口电路的ESD防护应用。
-
公开(公告)号：CN102290419A
公开(公告)日：2011-12-21
申请号：CN201110244032.2
申请日：2011-08-24
Applicant: 浙江大学
IPC: H01L27/08
Abstract: 本发明公开了一种基于齐纳二极管的瞬态电压抑制器，包括N衬底层，N衬底层上从左到右依次设有第一P+外延区、第二P+外延区、N+埋层、第四P+外延区、第五P+外延区；第二P+外延区和第四P+外延区上分别设有第一P-阱和第三P-阱；N+埋层上自底向上依次设有第三P+外延区、第二P-阱和第三N+有源注入区；第一P+外延区和第五P+外延区上分别设有第一P+有源注入区和第四P+有源注入区；第一P-阱和第三P-阱上分别设有对应的N+有源注入区和P+有源注入区。本发明通过采用齐纳二极管与低电容二极管的组合结构，进一步降低了TVS的寄生电容，可广泛应用于一些便携式设备和高速接口的静电防护上。
-
公开(公告)号：CN102244076A
公开(公告)日：2011-11-16
申请号：CN201110211717.7
申请日：2011-07-27
Applicant: 浙江大学
Abstract: 本发明公开了一种用于射频集成电路的静电放电防护器件，包括P型衬底，P型衬底上设有第一N阱、第一P阱、第二N阱、第二P阱、第三N阱和深N阱，第一N阱上方从左到右依次设有第一N+注入区和第一P+注入区；所述的第二N阱上方从左到右依次设有第二N+注入区和第二P+注入区；所述的第二P阱上方从左到右依次设有第三N+注入区和第二P+注入区；相邻的每两个注入区之间均设有浅壕沟隔离，并且在第三P+注入区和第三N阱之间也设有浅壕沟隔离。本发明利用二极管串寄生可控硅结构，来实现触发电压值可调，鲁棒性强，寄生电容小的防护器件。
-
公开(公告)号：CN102142440A
公开(公告)日：2011-08-03
申请号：CN201010615666.X
申请日：2010-12-30
Applicant: 浙江大学
IPC: H01L27/02 , H01L27/092 , H01L29/36
Abstract: 本发明公开了一种可控硅器件，包括P型衬底，在P型衬底上设置连接阳极的第一N阱与电位浮空的第二N阱，在所述的两个N阱与P型衬底之间跨接了一个第三N+注入区。利用第一N阱与P型衬底之间跨接第三N+注入区，实现了触发电压值降低；通过P型衬底中添加电位浮空的第二N阱，实现了维持电压值的增加，从而达到一个低触发、高维持电压的目的。而且，本发明可控硅器件结构简单，单位面积版图效率高、电流均匀，器件强壮性好，稳定可靠。
-
公开(公告)号：CN101834184B
公开(公告)日：2011-08-03
申请号：CN201010130838.4
申请日：2010-03-23
Applicant: 浙江大学
IPC: H01L27/092 , H01L29/78 , H01L23/60
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了一种衬底触发的栅极接地NMOS管，用于核心电路的ESD防护，包括衬底、源极和栅极接地，漏极连接核心电路的输入端的GGNMOS管；漏极连接GGNMOS管的衬底，源极和衬底连接核心电路的输入端，栅极连接核心电路的VDD电源线的PMOS管。本发明通过用PMOS来取代Native NMOS，用VDD作为PMOS的控制信号，既能使得多叉指GGNMOS均匀开启，提高器件的鲁棒性，同时利用VDD作为控制信号能大大简化控制电路，而且又不额外增加面积。
-
-
-
-
-
-
-
-
-
Search Results
73
records
(took 0.02 seconds)
