一种数字式时间数字转换器
    1.
    发明公开

    公开(公告)号:CN118707833A

    公开(公告)日:2024-09-27

    申请号:CN202410910099.2

    申请日:2024-07-09

    Abstract: 本发明涉及一种数字式时间数字转换器,用于高精度时间测量。该转换器首先预设一定时间的闸门信号脉宽,并在信号f1和f2的上升沿生成待测量的f1和f2闸门;在f1闸门的上升沿时刻,分别对参考时钟fs和信号f1进行计数,在整个f1闸门中对信号f1计数得到n1,且f1闸门宽度为信号f1周期的整数倍,在f1闸门的上升沿到f2闸门的下降沿,对参考时钟fs计数得到ns;在f2闸门的下降沿时读取f1闸门的电平状态,并根据不同的电平状态计算待测时间间隔Δt。本发明方法简单易行,测量过程对Δt进行了补偿,并通过优化闸门设置和计数方法,有效消除了f1闸门计数误差,增加了参考时钟fs和信号f1计数值,进而提高了时间间隔测量精度。

    基于多片FPGA系统的数据采集同步存储装置及方法

    公开(公告)号:CN119248703A

    公开(公告)日:2025-01-03

    申请号:CN202411333050.1

    申请日:2024-09-24

    Abstract: 本发明公开基于多片FPGA系统的数据采集同步存储装置及方法,装置包括:主FPGA按照预设周期分别向每一从FPGA的数据输入端发送时间戳信号;每一并行ADC单元从外部数据输入端口接收输入数据并进行模数转换处理后,得到第一数据并输出至相应从FPGA;从FPGA对分别接收的第一数据和时间戳信号混合后进行预设数字信号处理,得到第二数据并发送至主FPGA,每一从FPGA设有用于存储第一数据和第二数据的存储单元;主FPGA接收每一从FPGA发送的第二数据,基于时间戳信号获取每一第二数据的延迟信息,并在预设周期内对每一第二数据进行同步校准,控制每一从FPGA相应调整其数据位,使所有所述第二数据保持同步存储。

    一种TIADC失配误差校准方法与系统

    公开(公告)号:CN118868935A

    公开(公告)日:2024-10-29

    申请号:CN202410909978.3

    申请日:2024-07-09

    Abstract: 本发明提供了一种TIADC失配误差校准方法与系统,包括失调检测反馈模块、增益失配检测模块、时间失配检测模块。失调检测反馈模块对TIADC模拟通道增加失调偏差逆运算反馈补偿通道;增益失配检测模块通过增益一致性比较阵列检测通道间增益失配状态;对时间失配检测提出了一种相位差测量方法对时间偏移进行校准。本发明提供的方案有效消除了系统中的非线性、噪声和其他误差源,使系统能够适应不同环境条件和设备变化等影响,简化了对模拟通道增益失配的检测,同时提出了简单且有效的采样时钟相位差测量方法,降低了整体开发难度。

    一种六边形片上网络拓扑结构
    5.
    发明公开

    公开(公告)号:CN118869493A

    公开(公告)日:2024-10-29

    申请号:CN202410910203.8

    申请日:2024-07-09

    Abstract: 本发明公开了一种六边形片上网络拓扑结构,该结构是以六边形结构为最小通信单元,能够以既定的规则拓展成由多个子六边形拓扑组成“蜂巢”式的新型主拓扑网络。其中,子六边形拓扑分配了采集节点、存储节点、传输节点三种功能节点的位置,通过分级存储和传输实现数据的采集、存储和转发;在新型主拓扑网络中,原子六边形拓扑中的功能节点根据新结构的资源占用和带宽需求进行位置重映射,以满足最优资源分配。本发明的新型拓扑结构在保证低延迟的同时有更高的容错性和更强的自适应能力,能够优化资源分配、平衡负载,适应多样化的应用场景。

Patent Agency Ranking