-
公开(公告)号：CN119429166A
公开(公告)日：2025-02-14
申请号：CN202411573822.9
申请日：2024-11-06
Applicant: 中国电子技术标准化研究院华东分院 , 江苏赛西科技发展有限公司 , 中国电子技术标准化研究院
Abstract: 本发明公开了复杂环境无人驾驶航空器飞行过程姿态监测系统，涉及无人驾驶航空器姿态监测技术领域，包括环境模拟模块、数据采集模块、标定俯仰角和标定横滚角获取模块、数据分析模块和异常等级风力和异常降雨量标记模块，解决了无人驾驶航空器常常需要在复杂的环境中飞行，如风雨天气等，在这种复杂环境下，无人驾驶航空器的飞行姿态会受到很大影响的技术问题，通过快速识别出对无人驾驶航空器飞行姿态影响较大的异常等级风力和异常降雨量，为操作人员提供及时的风险预警，操作人员可以根据标记结果提前做好应对准备，采取调整飞行高度、改变航线或暂停任务等措施，降低飞行风险，有助于合理分配资源，提高无人驾驶航空器的使用效率。
-
公开(公告)号：CN119692297A
公开(公告)日：2025-03-25
申请号：CN202411536858.X
申请日：2024-10-31
IPC: G06F30/398 , G06F30/392
Abstract: 本发明提供一种静电放电结构鲁棒性评估方法及其装置，属于半导体技术领域，包括：对芯片进行逐层去除，对获取的版图信息进行电路分析获取电路原理图，根据电路原理图进行截面染色处理获取几何信息，对静电放电结构中进行检测获取PN区分布信息，利用版图信息、几何信息和PN区分布信息进行TCAD仿真，根据得到的电气特性信息确定芯片的静电放电结构的鲁棒性能。本发明提供的静电放电结构鲁棒性评估方法及其装置，提供了一种基于结构提取和TCAD仿真的静电放电结构鲁棒性评估手段，不需要器件设计厂商提供静电放电结构的电路原理图和版图，也不需要其提供工艺参数，有效提高半导体器件ESD结构鲁棒性评估效率。
-
公开(公告)号：CN119649085A
公开(公告)日：2025-03-18
申请号：CN202411542899.X
申请日：2024-10-31
IPC: G06V10/764 , G06T7/11
Abstract: 本发明提供一种基于机器视觉的异常处理方法、装置、设备及介质，涉及智能制造控制技术领域，该方法包括：获取针对工件多次检测的多个分割图块；基于每个所述分割图块在所述多次检测中被标记为缺陷图块的次数，确定每个所述分割图块对应的实时缺陷分布系数；根据每个所述分割图块对应的实时缺陷分布系数和每个所述分割图块对应的历史缺陷分布系数确定异常图块。该方法用以解决现有技术中无法对缺陷分布位置的异常进行分析，导致无法及时发现瑕疵位置的异常变动，进而影响工件制造效率的问题，能够实现对工件制造过程中缺陷分布位置的异常进行准确分析和及时发现，进而优化生产过程，在保证产品质量的同时提高生产效率。
-
公开(公告)号：CN119578340A
公开(公告)日：2025-03-07
申请号：CN202510131330.2
申请日：2025-02-06
IPC: G06F30/367 , G06F30/27 , G06N3/0464 , G06N3/042 , G06N3/045 , G06N3/0455 , G06N3/08 , G06F119/08
Abstract: 本申请公开了一种基于数字孪生技术的集成电路结温和热阻评估系统及其方法，其通过从仿真计算结果提取温度云图，且基于散热路径，从所述温度云图中提取热流线图，并使用深度学习的数据分析和编码技术来对所述热流线图进行离散采样，接着对采样后的各个热流点数据（流点位置和热流点温度）进行嵌入编码，以此根据各个热流点数据嵌入编码特征之间的图游走显著聚合表示来自动地识别热点区域的矩形框位置数据。通过该方式，能够捕捉到微细结构（如连接线、焊点等）对热量传递路径的影响，更好地适应复杂的散热需求，确保了散热需求的有效满足。
-
公开(公告)号：CN119511174A
公开(公告)日：2025-02-25
申请号：CN202411634822.5
申请日：2024-11-15
Applicant: 中国电子技术标准化研究院
Abstract: 本发明提出一种用于校准高功率大电流参数的测试系统及方法，属于电力电子元器件测试计量技术领域，系统包括：高功率大电流标准装置、标准电流传感器、高速数据采集单元。高功率大电流标准装置，为待测负载提供高功率大电流；标准电流传感器与高速数据采集单元用与标定高功率大电流标准装置的大电流。本发明实现了高功率大电流参数溯源，保障高功率大电流参数量值准确可靠。
-
Patent Agency Ranking
公开(公告)号：CN119438638A
公开(公告)日：2025-02-14
申请号：CN202411511658.9
申请日：2024-10-28
Applicant: 中国电子技术标准化研究院
Abstract: 本发明公开了一种集成电路可动电荷标准样片制备用夹具，涉及集成电路用夹具技术领域，夹具装置，包括支撑台，所述支撑台底部的四周均设置有支撑组件，所述支撑台的上表面设置有驱动槽，所述驱动槽的上方设置有夹持台，所述夹持台的上表面设置有移动槽，所述移动槽设置有四个，所述移动槽之间设置有顶杆，所述移动槽的内部设置有第一夹持组件，所述第一夹持组件与移动槽内部滑动连接，所述第一夹持组件的一侧设置有第二夹持组件，所述夹持台的后端设置有压制组件，所述夹持台的一侧端面设置有第一转动板。本申请解决了现有技术中的制备夹具功能性和灵活性较差，从而在使用时影响其实用性和便捷性的问题。
-
公开(公告)号：CN111931636B
公开(公告)日：2025-02-11
申请号：CN202010786882.4
申请日：2020-08-07
Applicant: 中国电子技术标准化研究院
IPC: G06F18/10 , G06F18/213 , G01R31/00
Abstract: 本发明实施例公开了一种基于信号特征计算的滤波器件抑制作用评估方法，涉及信号测试技术领域，该方法包括：获取待进行评估的输入信号以及所述输入信号通过滤波器件后产生的畸变信号；分别计算所述输入信号和所述畸变信号在时域范围上波形的最大值、最小值、信号能量以及趋势相关性；基于所述输入信号和所述畸变信号在最大值、最小值、信号能量以及趋势相关性上的比值，形成骚扰相似度计算公式；基于所述骚扰相似度计算公式得到的计算结果，对所述滤波器件的抑制作用进行评估。通过本发明实施例的方案，能通过量化的方式对滤波器件的抑制作用进行评估。
-
公开(公告)号：CN119342205A
公开(公告)日：2025-01-21
申请号：CN202411439420.X
申请日：2024-10-15
Applicant: 中国电子技术标准化研究院 , 北京数字电视国家工程实验室有限公司
IPC: H04N17/00
Abstract: 本发明公开流媒体接口测试信号发生装置，包括：控制器与流媒体数据生成组件数据连通，向其发送外置时钟信号；PCIE组件接收流媒体数据，并将其发送至缓存组件；流媒体数据生成组件获取缓存组件中的流媒体数据并进行解析，依据外置时钟信号调整流媒体数据的分辨率和帧频率，生成与时序相对应的流媒体数据流；协议逻辑控制组件获取流媒体数据流并将其转换为预设格式的编码数据流，将编码数据流经高速数据接口发送至待测试的流媒体显示设备，协议逻辑控制组件与流媒体数据生成组件共用外置时钟信号。通过流媒体数据生成组件调节输出视频的分辨率和帧频率，提高装置输出灵活性，提高了超高清分辨率、高帧率输出模式下的数据传输质量与稳定性。
-
公开(公告)号：CN119336866A
公开(公告)日：2025-01-21
申请号：CN202411355837.8
申请日：2024-09-26
Applicant: 中国电子技术标准化研究院 , 北京赛西科技发展有限责任公司
IPC: G06F16/332 , G06F16/31
Abstract: 本发明提供了一种标准文本审查方法、装置、设备及介质，该方法包括：获取模式串集合；模式串集合中包括多个模式串；根据所有模式串匹配窗口的后缀字符块构建跳转表和哈希表，并根据匹配窗口的前缀字符块构建前缀表，以及根据匹配窗口的非后缀字符块构建位移表；获取组合字符块，根据组合字符块构建布隆过滤器；组合字符块由当前匹配窗口的后缀字符块和下一匹配窗口的前缀字符块组成；采用哈希表、跳转表、前缀表、位移表和布隆过滤器，通过待校验的匹配窗口对标准文本进行移动扫描匹配，得到文本审查结果。该方案能够避免了不需要进行精准匹配的情况，从而加速了匹配进程，同时具有跳跃距离大和精确校验次数少的优点，进一步提高了文本审查效率。
-
公开(公告)号：CN119248703A
公开(公告)日：2025-01-03
申请号：CN202411333050.1
申请日：2024-09-24
Applicant: 中国电子技术标准化研究院 , 桂林电子科技大学
IPC: G06F15/17 , G06F15/173
Abstract: 本发明公开基于多片FPGA系统的数据采集同步存储装置及方法，装置包括：主FPGA按照预设周期分别向每一从FPGA的数据输入端发送时间戳信号；每一并行ADC单元从外部数据输入端口接收输入数据并进行模数转换处理后，得到第一数据并输出至相应从FPGA；从FPGA对分别接收的第一数据和时间戳信号混合后进行预设数字信号处理，得到第二数据并发送至主FPGA，每一从FPGA设有用于存储第一数据和第二数据的存储单元；主FPGA接收每一从FPGA发送的第二数据，基于时间戳信号获取每一第二数据的延迟信息，并在预设周期内对每一第二数据进行同步校准，控制每一从FPGA相应调整其数据位，使所有所述第二数据保持同步存储。
-
-
-
-
-
-
-
-
-
Search Results
636
records
(took 0.22 seconds)
