-
公开(公告)号：CN109698237A
公开(公告)日：2019-04-30
申请号：CN201710993025.X
申请日：2017-10-23
Applicant: 株洲中车时代电气股份有限公司
Abstract: 本发明公开了一种沟槽栅碳化硅MOSFET器件及其制造方法。该沟槽栅碳化硅MOSFET器件包括：位于N-漂移层两侧的P+埋区；位于P+埋区之间的N+掺杂区，其厚度小于P+埋区的厚度；位于P+埋区和N+掺杂区上的P-外延层，其与N+掺杂区不接触；通过向P-外延层的中间区注入离子形成的N++掺杂区，其厚度小于P-外延层的厚度，宽度大于N+掺杂区的宽度；通过向P-外延层的未注入离子的两侧注入离子形成的P++掺杂区；通过刻蚀N++掺杂区的中间区及其下方各层级与其相对应的区域形成的位于N+掺杂区上的沟槽，沟槽宽度小于等于N+掺杂区的宽度。本发明可降低器件的导通电阻和功率损耗，同时兼顾器件体二极管续流特性。
-
公开(公告)号：CN107785270A
公开(公告)日：2018-03-09
申请号：CN201610786019.2
申请日：2016-08-31
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/336 , H01L21/223
Abstract: 本发明提供了一种MOSFET器件氮化方法，包括使用含氮气气体对所述MOSFET器件进行氮化处理，优选所述氮化处理在1200-1500℃，优选1250-1450℃的温度下进行。根据本发明提供的功率器件氮化方法，通过在器件的氧化过程和/或氧化后在高温下采用氮气进行氮化，简化了氮化钝化气体体系，避免栅介质可靠性和击穿电场强度的降低，避免了氮化气体产生的潜在毒性和毒气泄漏风险，简化了尾气处理系统。
-
公开(公告)号：CN105931963A
公开(公告)日：2016-09-07
申请号：CN201610526004.2
申请日：2016-07-06
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/329 , H01L29/868
Abstract: 本发明公开了一种碳化硅PiN二极管的结终端结构的制造方法，首先在晶圆上生长衬垫氧化层和衬垫氮化硅；然后利用光刻和腐蚀工艺定义需要生长氧化层的区域；再利用衬垫氧化层和衬垫氮化硅作为阻挡层生长氧化层；组后通过湿法腐蚀的方式去除衬垫氮化硅和衬垫氧化硅，留下所需要的氧化层。通过这种方法能够避免在获得碳化硅PiN二极管的结终端结构的过程中由于刻蚀造成的损伤，通过由于进行了氧化，提高了载流子的寿命，从而改善了器件的性能。
-
Patent Agency Ranking
公开(公告)号：CN108074800B
公开(公告)日：2020-01-14
申请号：CN201611021916.0
申请日：2016-11-16
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/04 , H01L21/3065 , H01L21/336
Abstract: 本发明涉及碳化硅半导体基材沟槽栅蚀刻方法。该方法包括以下步骤：步骤一：在半导体基材的表面上设置第一掩膜，并且在第一掩膜上形成暴露半导体基材的窗口区；步骤二：通过窗口区对半导体基材进行第一次蚀刻并形成第一沟槽，第一沟槽的的底壁通过弧面与侧壁相连，弧面与所述底壁和侧壁相切并且背向底壁延伸；步骤三：除去半导体基材上的第一掩膜，并且在第一沟槽的底壁上形成第二掩膜，相邻的第一沟槽之间为半导体基材的暴露部分；步骤四：在第二掩膜的保护下，进行第二次蚀刻以蚀刻半导体基材的暴露部分并形成第二沟槽，第二沟槽的深度大于第一沟槽的深度，并且第一沟槽的弧面形成为第二沟槽的侧壁的顶部边缘。
-
公开(公告)号：CN105931963B
公开(公告)日：2019-12-03
申请号：CN201610526004.2
申请日：2016-07-06
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/329 , H01L29/868
Abstract: 本发明公开了一种碳化硅PiN二极管的结终端结构的制造方法，首先在晶圆上生长衬垫氧化层和衬垫氮化硅；然后利用光刻和腐蚀工艺定义需要生长氧化层的区域；再利用衬垫氧化层和衬垫氮化硅作为阻挡层生长氧化层；最后通过湿法腐蚀的方式去除衬垫氮化硅和衬垫氧化硅。通过这种方法能够避免在获得碳化硅PiN二极管的结终端结构的过程中由于刻蚀造成的损伤，通过由于进行了氧化，提高了载流子的寿命，从而改善了器件的性能。
-
公开(公告)号：CN108074800A
公开(公告)日：2018-05-25
申请号：CN201611021916.0
申请日：2016-11-16
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/04 , H01L21/3065 , H01L21/336
Abstract: 本发明涉及碳化硅半导体基材沟槽栅蚀刻方法。该方法包括以下步骤：步骤一：在半导体基材的表面上设置第一掩膜，并且在第一掩膜上形成暴露半导体基材的窗口区；步骤二：通过窗口区对半导体基材进行第一次蚀刻并形成第一沟槽，第一沟槽的底壁通过弧面与侧壁相连，弧面与所述底壁和侧壁相切并且背向底壁延伸；步骤三：除去半导体基材上的第一掩膜，并且在第一沟槽的底壁上形成第二掩膜，相邻的第一沟槽之间为半导体基材的暴露部分；步骤四：在第二掩膜的保护下，进行第二次蚀刻以蚀刻半导体基材的暴露部分并形成第二沟槽，第二沟槽的深度大于第一沟槽的深度，并且第一沟槽的弧面形成为第二沟槽的侧壁的顶部边缘。
-
公开(公告)号：CN107275393A
公开(公告)日：2017-10-20
申请号：CN201610216970.4
申请日：2016-04-08
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/24 , H01L29/06 , H01L29/78 , H01L21/336
CPC classification number: H01L29/24 , H01L29/0615 , H01L29/66477 , H01L29/78
Abstract: 本发明涉及一种碳化硅金属-氧化物-半导体场效应晶体管器件，其特征在于，在所述金属-氧化物-半导体场效应晶体管器件的结型场效应晶体管区，沿垂直于沟道并平行于SiO2/SiC界面的方向上交替分布有p型掺杂区域和n型掺杂区域。本发明还涉及其制备方法。
-
公开(公告)号：CN106128942A
公开(公告)日：2016-11-16
申请号：CN201610743365.2
申请日：2016-08-26
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/033 , H01L21/04
CPC classification number: H01L21/0331 , H01L21/0445
Abstract: 本发明公开了一种消除碳化硅器件终端刻蚀中微掩膜的方法，包括：在SiC上制备掩膜；对掩膜进行光刻，将光刻版上的图形转移到所述掩膜的光刻胶上；对掩膜表面进行干法刻蚀，达到初步刻蚀深度；对掩膜的表面湿法腐蚀到预定刻蚀深度，去除掩膜表面的微掩膜；干法刻蚀所述SiC。除此之外，本发明还公开了一种消除碳化硅器件终端刻蚀中微掩膜的方法，采用先干法刻蚀并预留一定的刻蚀余量，再通过氧化将微掩膜去除。由于在刻蚀的过程中，都是先使用干法刻蚀一定的深度，预留一定的刻蚀余量，再采用湿法腐蚀或者局部氧化来去除残留的微掩膜，不会在晶圆材料造成较大的晶格损伤，减少或避免了刻蚀对器件造成的不良影响，提高器件的成品率。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.028 seconds)
