碳化硅半导体基材沟槽栅蚀刻方法

    公开(公告)号:CN108074800A

    公开(公告)日:2018-05-25

    申请号:CN201611021916.0

    申请日:2016-11-16

    Abstract: 本发明涉及碳化硅半导体基材沟槽栅蚀刻方法。该方法包括以下步骤:步骤一:在半导体基材的表面上设置第一掩膜,并且在第一掩膜上形成暴露半导体基材的窗口区;步骤二:通过窗口区对半导体基材进行第一次蚀刻并形成第一沟槽,第一沟槽的底壁通过弧面与侧壁相连,弧面与所述底壁和侧壁相切并且背向底壁延伸;步骤三:除去半导体基材上的第一掩膜,并且在第一沟槽的底壁上形成第二掩膜,相邻的第一沟槽之间为半导体基材的暴露部分;步骤四:在第二掩膜的保护下,进行第二次蚀刻以蚀刻半导体基材的暴露部分并形成第二沟槽,第二沟槽的深度大于第一沟槽的深度,并且第一沟槽的弧面形成为第二沟槽的侧壁的顶部边缘。

    一种消除碳化硅器件终端刻蚀中微掩膜的方法

    公开(公告)号:CN106128942A

    公开(公告)日:2016-11-16

    申请号:CN201610743365.2

    申请日:2016-08-26

    CPC classification number: H01L21/0331 H01L21/0445

    Abstract: 本发明公开了一种消除碳化硅器件终端刻蚀中微掩膜的方法,包括:在SiC上制备掩膜;对掩膜进行光刻,将光刻版上的图形转移到所述掩膜的光刻胶上;对掩膜表面进行干法刻蚀,达到初步刻蚀深度;对掩膜的表面湿法腐蚀到预定刻蚀深度,去除掩膜表面的微掩膜;干法刻蚀所述SiC。除此之外,本发明还公开了一种消除碳化硅器件终端刻蚀中微掩膜的方法,采用先干法刻蚀并预留一定的刻蚀余量,再通过氧化将微掩膜去除。由于在刻蚀的过程中,都是先使用干法刻蚀一定的深度,预留一定的刻蚀余量,再采用湿法腐蚀或者局部氧化来去除残留的微掩膜,不会在晶圆材料造成较大的晶格损伤,减少或避免了刻蚀对器件造成的不良影响,提高器件的成品率。

    一种提升碳化硅高能离子注入厚掩膜陡直性的方法

    公开(公告)号:CN109841505A

    公开(公告)日:2019-06-04

    申请号:CN201711222270.7

    申请日:2017-11-29

    Abstract: 本发明涉及一种提升碳化硅高能离子注入厚掩膜陡直性的方法,其包括如下步骤:S1,清洗碳化硅材料表面;S2,在碳化硅材料表面沉积足以阻挡高能高温离子注入的第一层离子注入厚掩膜;S3,在第一层离子注入厚掩膜表面匀光刻胶,采用光刻显影技术显影出选择性离子注入区域窗口;S4,从选择性离子注入区域窗口对第一层离子注入厚掩膜进行刻蚀直至碳化硅材料表面;S5,去除光刻胶;S6,沉积第二层离子注入薄掩膜;S7,对第二层离子注入薄掩膜进行整面刻蚀,得到侧壁光滑、陡直的离子注入厚掩膜。本发明可以显著提升离子注入厚掩膜的陡直性,并简化离子注入掩膜制备工艺和去除工艺。

    一种SiC JBS器件正面电极的制造方法

    公开(公告)号:CN109755110A

    公开(公告)日:2019-05-14

    申请号:CN201711092207.6

    申请日:2017-11-08

    Abstract: 本发明公开了一种SiC JBS器件正面电极的制造方法,包括:在SiC JBS器件的有源层上利用离子注入掩膜进行离子注入,其中,有源层包括间隔排列的P型掺杂区和N型掺杂区;在离子注入掩膜和已经注入离子的P型掺杂区上沉积保护层;进行第一次退火;去除保护层;在离子注入掩膜和完成离子替位后的P型掺杂区上沉积第一金属层;进行第二次退火;去除第一金属层和离子注入掩膜;在P型掺杂区上的金属硅化物和N型掺杂区上沉积第二金属层;进行第三次退火;离子注入掩膜由上层和下层的双层结构构成,上层用于在第二次退火时隔离N型掺杂区和第一金属层,实现欧姆接触和肖特基接触的精确分区,下层在第一次退火时保护有源层。

    一种SiC JBS器件阳极电极的制造方法

    公开(公告)号:CN109755109A

    公开(公告)日:2019-05-14

    申请号:CN201711091300.5

    申请日:2017-11-08

    Abstract: 本发明公开了一种SiC JBS器件阳极电极的制造方法,包括:在SiC JBS器件的有源层上沉积保护层,进行高温退火,有源层包括间隔排列的P型掺杂区和N型掺杂区;对保护层进行光刻和刻蚀;在刻蚀后的保护层和裸露出的P型掺杂区上沉积第一金属层;进行第一次退火,使得P型掺杂区与其上的第一金属层之间形成构成欧姆接触的金属硅化物;去除第一金属层和保护层;在P型掺杂区上的金属硅化物以及N型掺杂区上沉积第二金属层;进行第二次退火,使得N型掺杂区与其上方的第二金属层之间形成肖特基接触。因此,采用本发明利用刻蚀后的保护层有效隔离N型掺杂区与第一金属层,从而形成良好的P型欧姆接触和N型肖特基接触。

    碳化硅半导体基材沟槽栅蚀刻方法

    公开(公告)号:CN108074800B

    公开(公告)日:2020-01-14

    申请号:CN201611021916.0

    申请日:2016-11-16

    Abstract: 本发明涉及碳化硅半导体基材沟槽栅蚀刻方法。该方法包括以下步骤:步骤一:在半导体基材的表面上设置第一掩膜,并且在第一掩膜上形成暴露半导体基材的窗口区;步骤二:通过窗口区对半导体基材进行第一次蚀刻并形成第一沟槽,第一沟槽的的底壁通过弧面与侧壁相连,弧面与所述底壁和侧壁相切并且背向底壁延伸;步骤三:除去半导体基材上的第一掩膜,并且在第一沟槽的底壁上形成第二掩膜,相邻的第一沟槽之间为半导体基材的暴露部分;步骤四:在第二掩膜的保护下,进行第二次蚀刻以蚀刻半导体基材的暴露部分并形成第二沟槽,第二沟槽的深度大于第一沟槽的深度,并且第一沟槽的弧面形成为第二沟槽的侧壁的顶部边缘。

    碳化硅基肖特基接触制作方法及肖特基二极管制造方法

    公开(公告)号:CN107785250A

    公开(公告)日:2018-03-09

    申请号:CN201610785226.6

    申请日:2016-08-31

    Abstract: 本发明提供了一种碳化硅肖特基接触制作方法,包括以下步骤:a.在碳化硅基体表面溅射肖特基接触金属材料;b.将步骤a处理后的碳化硅基体进行加热处理;c.使步骤b处理后的碳化硅基体在惰性气氛下冷却;d.在冷却后的碳化硅基体表面进一步溅射阳极金属材料;e.先后刻蚀除去非肖特基接触区的阳极金属材料和肖特基接触材料,形成肖特基接触区。本发明还提供了一种碳化硅肖特基二极管的制造方法。本发明在形成肖特基接触图形中只需进行一次光刻,简化了肖特基接触的形成步骤。本发明提供的肖特基接触制作方法可有效防止肖特基接触金属被自然氧化,同时防止肖特基接触金属表面的有机物及颗粒的污染,从而提高肖特基接触和相应二极管的品质。

Patent Agency Ranking