一种串扰抑制的控制电路和控制方法

    公开(公告)号:CN116388532A

    公开(公告)日:2023-07-04

    申请号:CN202310166948.3

    申请日:2023-02-24

    Abstract: 本发明涉及半导体领域,公开了一种串扰抑制的控制电路和控制方法,控制电路包括检测模块、电平翻转模块、上桥臂串扰抑制模块及下桥臂串扰抑制模块;检测PWM控制信号的下降沿产生翻转信号,对次级控制信号进行电平翻转,使能翻转后的次级控制信号交替导通上桥臂串扰抑制模块及下桥臂串扰抑制模块,在上下桥臂发生串扰之前提前吸收掉上下桥臂导通至关断时刻产生的串扰应力,从而实现对上下桥臂的串扰现象主动抑制,在不牺牲上下桥臂开关器件的开关速度、开关损耗的前提下,可高效可靠的实现对上桥臂和下桥臂的串扰现象的主动抑制,提高开关器件的可靠性,且电路结构易于实现,成本低。

    驱动电路和变流器
    2.
    实用新型

    公开(公告)号:CN220022605U

    公开(公告)日:2023-11-14

    申请号:CN202320696070.X

    申请日:2023-03-31

    Abstract: 本实用新型提供一种驱动电路,包括:驱动推挽电路,所述驱动推挽电路包括第一电源端、输出节点、第二电源端和驱动控制端,用于根据所述驱动控制端的控制信号控制所述输出节点的输出电压为第一电源端或第二电源端的电压;驱动电阻,用于根据所述输出节点的输出电压控制目标晶体管的栅极电压,其中,所述目标晶体管为上桥臂晶体管或下桥臂晶体管;负压抑制电路,用于根据所述第一电源端与所述输出节点之间的电压差来确定是否将所述目标晶体管的栅极电压钳位到与所述目标晶体管的源极电压相同。能够有效避免负向电压过大带来的栅极绝缘层加速退化或损坏的问题,且能够有效避免正向电压过大带来上下桥臂晶体管直通的问题。

    MOS型半导体器件的栅极驱动电路

    公开(公告)号:CN219247698U

    公开(公告)日:2023-06-23

    申请号:CN202223601219.6

    申请日:2022-12-22

    Abstract: 本公开提供一种MOS型半导体器件的栅极驱动电路。该电路包括:驱动电压输出电路、第四电阻、采样电路、比较电路和阻值变换电路;阻值变换电路连接第四电阻两端以及比较电路的输出端,用于在驱动电压的无效沿时段内,在比较结果电压的电平状态表示模拟采样电压处于预设的连续电压区间时将MOS型半导体器件的栅极与驱动电压输出电路的输出端之间的等效电阻的阻值设置为一个相对较大值,在比较结果电压的电平状态表示模拟采样电压未处于预设的连续电压区间时将MOS型半导体器件的栅极与驱动电压输出电路的输出端之间的等效电阻的阻值设置为一个相对较小值。该电路有助于提高电路的安全性。

Patent Agency Ranking