公开(公告)号：CN101872756A

公开(公告)日：2010-10-27

申请号：CN201010194159.3

申请日：2007-01-12

Applicant: 株式会社瑞萨科技

Inventor： 古泽健志 ,  儿玉大介 ,  松本雅弘 ,  宫崎博史

IPC: H01L23/532 ,  H01L21/768

CPC classification number: H01L21/76843 ,  H01L21/76805 ,  H01L21/76844 ,  H01L21/76877 ,  H01L21/76886 ,  H01L23/5226 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置以及半导体装置的制造方法，该半导体装置具有在铜合金布线与通道的连接面上形成了含氮的势垒金属膜的结构，其中，能够抑制铜合金布线与通道之间的电阻的上升以及可抑制电阻的分散。在本发明的半导体装置中，具有第一铜合金布线(3)、通道(4)以及第一势垒金属膜(7)。此处，第一铜合金布线(3)形成在层间绝缘膜(1)内，在作为主要成分的Cu中含有预定的添加元素。通道(4)形成在层间绝缘膜(2)内，与第一铜合金布线(3)的上表面电连接。在第一铜合金布线(3)与通道(4)的连接部上，与第一铜合金布线(3)接触地形成第一势垒金属膜(7)，该第一势垒金属膜(7)含有氮。预定的添加元素是通过与氮反应形成高电阻部的元素。此外，预定的添加元素的浓度为0.04wt％以下。

公开(公告)号：CN101000905A

公开(公告)日：2007-07-18

申请号：CN200710002205.3

申请日：2007-01-12

Applicant: 株式会社瑞萨科技

Inventor： 古泽健志 ,  儿玉大介 ,  松本雅弘 ,  宫崎博史

IPC: H01L23/522 ,  H01L23/532 ,  H01L21/768

CPC classification number: H01L21/76843 ,  H01L21/76805 ,  H01L21/76844 ,  H01L21/76877 ,  H01L21/76886 ,  H01L23/5226 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置等，该半导体装置具有在铜合金布线与通道的连接面上形成了含氮的势垒金属膜的结构，其中，能够抑制铜合金布线与通道之间的电阻的上升以及可抑制电阻的分散。在本发明的半导体装置中，具有第一铜合金布线(3)、通道(4)以及第一势垒金属膜(7)。此处，第一铜合金布线(3)形成在层间绝缘膜(1)内，在作为主要成分的Cu中含有预定的添加元素。通道(4)形成在层间绝缘膜(2)内，与第一铜合金布线(3)的上表面电连接。在第一铜合金布线(3)与通道(4)的连接部上，与第一铜合金布线(3)接触地形成第一势垒金属膜(7)，该第一势垒金属膜(7)含有氮。预定的添加元素是通过与氮反应形成高电阻部的元素。此外，预定的添加元素的浓度为0.04wt％以下。

公开(公告)号：CN101593738A

公开(公告)日：2009-12-02

申请号：CN200910203111.1

申请日：2009-05-27

Applicant: 株式会社瑞萨科技

Inventor： 千叶原宏幸 ,  石井敦司 ,  和泉直生 ,  松本雅弘

IPC: H01L23/31 ,  H01L23/522 ,  H01L21/304

CPC classification number: H01L23/02 ,  H01L23/522 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供一种半导体器件以及制造该半导体器件的方法，在该半导体器件中难以出现由层间电介质膜的裂缝造成的对密封环的破坏。第一叠层包括具有第一机械强度的第一层间电介质膜。第二叠层包括具有比第一机械强度高的机械强度的第二层间电介质膜。第一区域包括设置在第一叠层内的过孔和第一金属层。第二区域包括设置在第二叠层内的过孔和第二金属层。当从平面上看时，第二区域至少与第一区域的一部分重叠，第二区域不通过过孔与第一区域耦合，且在第二区域与第一区域之间夹持第二层间电介质膜。

公开(公告)号：CN1819157A

公开(公告)日：2006-08-16

申请号：CN200510138044.1

申请日：2005-11-15

Applicant: 株式会社瑞萨科技

Inventor： 古泽健志 ,  松本雅弘 ,  森本升 ,  松浦正纯

IPC: H01L23/00 ,  H01L23/58 ,  H01L23/522

CPC classification number: H01L23/585 ,  H01L23/3157 ,  H01L23/564 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体器件，包括：在内部形成了铜布线(19)的低介电常数膜(5a～5c)；配置在低介电常数膜(5c)的上侧的氧化硅膜(6，7a)；配置在氧化硅膜(6，7a)的上侧的表面保护膜(43)；围绕电路形成区域的周围而形成的密封环(23)；平视时形成在密封环(23)的外侧的槽部(22)。槽部(22)形成为其底部位于比低介电常数膜(5c)更上侧的位置，其底部为比铜布线(19)的上端更低。