公开(公告)号：CN1487530A

公开(公告)日：2004-04-07

申请号：CN03154987.X

申请日：2003-08-26

Applicant: 株式会社日立制作所 ,  日立超大规模集成电路系统株式会社

Inventor： 田村隆之 ,  高瀨贤順 ,  首籘新一 ,  中村靖宏 ,  熊原千明

IPC: G11C16/02 ,  G11C16/06

CPC classification number: G11C11/5628 ,  G11C11/5642 ,  G11C16/06 ,  G11C2211/5641

Abstract: 公开了一种装有非易失性存储器和控制器的非易失性存储装置，它实现了改善读/写速率性能和改善了抗御保持错误的能力。非易失性存储器可储存2位或多位信息，并可执行第一读取操作从非易失性存储单元读取1位的输出信息，以及执行第二读取操作输出2位的读取信息。控制器执行第一读取操作来从非易失性存储器读取第一信息，以及执行第二读取操作来读取第二信息。第一读取操作的读取速率快于第二读取操作。在向待读的第一区写入时，使用上限或下限阈值电压分布的电压作为阈值电压，使抗御第一信息保存错误的能力得到改善。

公开(公告)号：CN1625781A

公开(公告)日：2005-06-08

申请号：CN02828939.0

申请日：2002-11-15

Applicant: 株式会社瑞萨科技 ,  日立超大规模集成电路系统株式会社

Inventor： 高濑贤顺 ,  吉田敬一 ,  堀井崇史 ,  野副敦史 ,  田村隆之 ,  藤泽友之 ,  松原谦

IPC: G11C16/06 ,  G06F12/00

CPC classification number: G06F12/0246 ,  G06F12/0893 ,  G06F2212/2022 ,  G06F2212/7203 ,  G11C16/06 ,  G11C16/10 ,  G11C16/26 ,  G11C2216/22

Abstract: 非易失性存储装置(1)具有非易失性存储单元(FARY0－FARY3)、缓冲单元(BMRY0－BMRY3)和一个控制单元(CNT)，并且控制单元能够根据所接收的指令控制外部与缓冲单元之间的第一存取操作和非易失性存储单元与缓冲单元之间的第二存取处理，其中两个指令彼此分别地从外部发出。该控制单元能够根据从外部发送的指令独立地执行对非易失性存储单元和缓冲单元的存取控制。因此，有可能根据从外部发出的指令与非易失性存储单元的擦除操作同步地设置下一个对缓冲单元的写入数据，或者以高速向缓冲单元输出一次读出存储信息，该速度与高速缓冲存储器的操作相同。结果，有可能减少用于从/向非易失性存储单元读出/写入数据的数据转移的辅助操作。