半导体集成电路
    1.
    发明授权

    公开(公告)号:CN100352165C

    公开(公告)日:2007-11-28

    申请号:CN200410063524.1

    申请日:2004-07-09

    Abstract: 本发明涉及半导体集成电路,提供一种基本单元,在可动态变更配置信息的LSI中,能够不依赖于配置信息而使工作频率恒定,而且能够有效利用单元内的运算器。具备:输入开关(ISW),被连接在多个数据输入节点上;输出开关(OSW),被连接在多个数据输出节点上;第1数据路径,在输入开关(ISW)和输出开关(OSW)之间具有运算器(ALU)及运算结果所用的触发器(CFFO);以及第2数据路径,在输入开关和上述输出开关之间具有布线触发器;运算结果所用的触发器(CFF)保存运算器(ALU)的运算结果数据,布线触发器保持输入到上述多个数据输入节点中某一个节点的数据。

    半导体集成电路
    2.
    发明公开

    公开(公告)号:CN1578147A

    公开(公告)日:2005-02-09

    申请号:CN200410063524.1

    申请日:2004-07-09

    Abstract: 本发明涉及半导体集成电路,提供一种基本单元,在可动态变更配置信息的LSI中,能够不依赖于配置信息而使工作频率恒定,而且能够有效利用单元内的运算器。具备:输入开关(ISW),被连接在多个数据输入节点上;输出开关(OSW),被连接在多个数据输出节点上;第1数据路径,在输入开关(ISW)和输出开关(OSW)之间具有运算器(ALU)及运算结果所用的触发器(CFF0);以及第2数据路径,在输入开关和上述输出开关之间具有布线触发器;运算结果所用的触发器(CFF)保存运算器(ALU)的运算结果数据,布线触发器保持输入到上述多个数据输入节点中某一个节点的数据。

    微处理器、网络系统和通信方法

    公开(公告)号:CN1881934A

    公开(公告)日:2006-12-20

    申请号:CN200510097745.5

    申请日:2005-08-24

    CPC classification number: H04L69/12

    Abstract: 本发明的第1个目的在于:尽量减少在用网络连接起来的微处理器从网络接收到分组时产生的对CPU的中断,使处理器有效地动作。第2个目的在于:提供一种能够向发送侧的微处理器回送响应性良好的回信的微处理器和通信方法。在微处理器中具备CPU和通信模块。通信模块(3)具有存储微处理器所管理的信息的寄存器(22)。通信模块对通过网络输入的分组内的规定的比特位置的信息、保存在寄存器中的信息进行比较,根据比较结果,判断CPU是否执行与分组接收对应的处理。

Patent Agency Ranking