公开(公告)号：CN1347144A

公开(公告)日：2002-05-01

申请号：CN01125214.6

申请日：2001-08-31

Applicant: 株式会社日立制作所

Inventor： 河野正树 ,  浜本正人 ,  若原笃志 ,  高桥英行 ,  日下田惠一 ,  楠贡 ,  森和孝

IPC: H01L21/66 ,  H01L21/82

CPC classification number: G01R31/3004

Abstract: 提供一种借助于打算的高度集成和高速度的实现能够得到高度可靠的半导体器件的制造方法。在诸过程期间,在一个包括一个CMOS静态型电路的希望电路形成在半导体衬底上直到产品装运之后,进行:一种第一操作,把一个预定输入信号供给到电路,并且检索与它对应的一个第一输出信号;和一种第二操作,给出增大构成CMOS静态型电路的MOSFET的导通电阻值的一种操作条件,并且检索与该条件对应的一个第二输出信号;及一个测试步骤,通过从第二输出信号变化的第一输出信号确定失效。

公开(公告)号：CN1326242C

公开(公告)日：2007-07-11

申请号：CN03142438.4

申请日：2003-06-09

Applicant: 株式会社日立制作所 ,  日立超大规模集成电路系统株式会社

Inventor： 刘藤佳代子 ,  楠贡 ,  石塚裕康 ,  益田信一郎

IPC: H01L27/02 ,  G11C5/14

CPC classification number: H03K5/08 ,  G11C5/14 ,  G11C11/417 ,  H01L27/0266 ,  H01L27/105 ,  H01L27/11 ,  H01L27/1116 ,  H03K19/00315

Abstract: 分别用于箝位不希望的电平电压的第一箝位电路和垂直叠置于其上的第二箝位电路提供在高电位侧电源和低电位侧电源之间，由垂直叠置的第一箝位电路和第二箝位电路形成的中间节点与内部电路的电源相连。由于最初在内部电路中提供的电容器与第一箝位电路并联配置，所以由于电容器的存在降低了阻抗，由流入芯片的过电流产生的电位差变小。由此，由流入芯片的过电流产生的电位差减小，并且通过允许流过更大的过电流可以改善静电介质强度。

公开(公告)号：CN1467844A

公开(公告)日：2004-01-14

申请号：CN03142438.4

申请日：2003-06-09

Applicant: 株式会社日立制作所 ,  日立超大规模集成电路系统株式会社

Inventor： 刘藤佳代子 ,  楠贡 ,  石塚裕康 ,  益田信一郎

IPC: H01L27/02

CPC classification number: H03K5/08 ,  G11C5/14 ,  G11C11/417 ,  H01L27/0266 ,  H01L27/105 ,  H01L27/11 ,  H01L27/1116 ,  H03K19/00315

Abstract: 分别用于箝位不希望的电平电压的第一箝位电路和垂直叠置于其上的第二箝位电路提供在高电位侧电源和低电位侧电源之间，由垂直叠置的第一箝位电路和第二箝位电路形成的中间节点与内部电路的电源相连。由于最初在内部电路中提供的电容器与第一箝位电路并联配置，所以由于电容器的存在降低了阻抗，由流入芯片的过电流产生的电位差变小。由此，由流入芯片的过电流产生的电位差减小，并且通过允许流过更大的过电流可以改善静电介质强度。