公开(公告)号：CN107689239B

公开(公告)日：2021-07-13

申请号：CN201710158433.3

申请日：2017-03-17

Applicant: 株式会社东芝

Inventor： 井口智明 ,  下村尚治 ,  鸿井克彦 ,  上口裕三 ,  白鸟聪志 ,  池上一隆 ,  与田博明

IPC: G11C11/16

Abstract: 实施方式涉及一种非易失性存储器。降低磁存储器的写入错误率。实施方式的非易失性存储器具备：导线(11)，具有第1部分(E1)、第2部分(E2)、以及它们之间的第3部分(E3)；存储元件(MTJ)，具备第1磁性层(FL)、第2磁性层(RL)、以及它们之间的非磁性层(TN)，第1磁性层(FL)连接于第3部分(E3)；以及电路，使写入电流流经所述第1部分和第2部分(E1、E2)之间，对第2磁性层(RL)施加第1电位，在使第2磁性层(RL)从第1电位改变为第2电位之后，切断流过第1部分和第2部分(E1、E2)之间的写入电流。

公开(公告)号：CN107689239A

公开(公告)日：2018-02-13

申请号：CN201710158433.3

申请日：2017-03-17

Applicant: 株式会社东芝

Inventor： 井口智明 ,  下村尚治 ,  鸿井克彦 ,  上口裕三 ,  白鸟聪志 ,  池上一隆 ,  与田博明

IPC: G11C11/16

CPC classification number: G11C11/1675 ,  G11C11/161 ,  G11C11/1673

Abstract: 实施方式涉及一种非易失性存储器。降低磁存储器的写入错误率。实施方式的非易失性存储器具备：导线(11)，具有第1部分(E1)、第2部分(E2)、以及它们之间的第3部分(E3)；存储元件(MTJ)，具备第1磁性层(FL)、第2磁性层(RL)、以及它们之间的非磁性层(TN)，第1磁性层(FL)连接于第3部分(E3)；以及电路，使写入电流流经所述第1部分和第2部分(E1、E2)之间，对第2磁性层(RL)施加第1电位，在使第2磁性层(RL)从第1电位改变为第2电位之后，切断流过第1部分和第2部分(E1、E2)之间的写入电流。