公开(公告)号：CN119486253A

公开(公告)日：2025-02-18

申请号：CN202410196186.6

申请日：2024-02-22

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 奥山拓希 ,  大桥健一 ,  森健太郎 ,  野村一城 ,  村吉彬

IPC: H10D84/83 ,  H01L21/78 ,  H01L23/48

Abstract: 实施方式提供一种能够提高强度的半导体装置及其制造方法。实施方式的半导体装置包含具有上表面和与上表面相反的一侧的下表面的半导体基板。半导体基板包含第一端部、第二端部、元件部、第一梁部和第二梁部。第一端部在与从下表面朝向上表面的第一方向垂直的第二方向上位于半导体基板的端部。第二端部在第二方向上与第一端部分离。元件部位于第一端部与第二端部之间。在元件部形成有半导体元件。第一梁部从第一端部与元件部之间的第一部分向比第一端部及元件部靠下方的位置突出，并在与第一方向及第二方向垂直的第三方向上延伸。第二梁部从第二端部与元件部之间的第二部分向比第二端部及元件部靠下方的位置突出，并在第三方向上延伸。

公开(公告)号：CN118676099A

公开(公告)日：2024-09-20

申请号：CN202311103843.X

申请日：2023-08-30

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 野村一城 ,  大桥健一 ,  山下创一 ,  森健太郎 ,  村吉彬 ,  奥山拓希

IPC: H01L23/495 ,  H01L23/31 ,  H01L21/48 ,  H01L21/78

Abstract: 实施方式提供能够提高可靠性的半导体装置、半导体模块及半导体装置的制造方法。实施方式所涉及的半导体装置具备：第一电极，具有第一主面以及所述第一主面的相反侧的第二主面；半导体基板，配置于所述第二主面上；以及第二电极，配置于所述半导体基板的与同所述第一电极相接的第三主面相反的一侧的第四主面上。所述第一电极具有与所述第一主面大致垂直地相交的第一侧面和与所述第一主面及所述第一侧面均大致垂直地相交的第二侧面，所述第一主面、所述第一侧面及所述第二侧面经由曲面相互连接。

公开(公告)号：CN105990473A

公开(公告)日：2016-10-05

申请号：CN201510854341.X

申请日：2015-11-30

Applicant: 株式会社东芝

Inventor： 森健太郎 ,  铃木健之 ,  松尾美惠 ,  关口正博 ,  加贺广持

IPC: H01L33/00 ,  H01L33/44

CPC classification number: H01L33/62 ,  H01L33/0079 ,  H01L33/20 ,  H01L33/382 ,  H01L2933/0066 ,  H01L33/00 ,  H01L33/44

Abstract: 本发明的实施方式提供一种抑制了缺陷产生的半导体发光元件及其制造方法。实施方式的半导体发光元件具备：基板，具有第1面及与所述第1面为相反侧的第2面；绝缘层，设置在所述基板的所述第2面上；第1金属层，设置在所述绝缘层上；半导体发光部，设置在所述第1金属层上，且包含第1导电型的第1半导体层、第2导电型的第2半导体层及设置在所述第1半导体层与第2半导体层之间的发光层，且所述第2半导体层电连接在所述第1金属层；以及第1电极层。所述第1电极层设置在所述基板的所述第1面，并且一部分与所述基板及所述绝缘层接触，且电连接在所述第1金属层。

公开(公告)号：CN115841944A

公开(公告)日：2023-03-24

申请号：CN202210154813.0

申请日：2022-02-21

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 森健太郎 ,  野村一城 ,  大桥健一 ,  山下创一 ,  村吉彬

IPC: H01L21/304 ,  H01L21/67 ,  H01L21/683

Abstract: 实施方式提供提高了可靠性的半导体装置以及其制造方法。实施方式的半导体装置具备：半导体芯片，包括侧面和具有第一面积的底面；以及电极，设置于半导体芯片之下，包括具有比第一面积大的第二面积且至少一部分与底面相接的上表面，并含有导电性材料。