公开(公告)号：CN115841914A

公开(公告)日：2023-03-24

申请号：CN202210048286.5

申请日：2022-01-17

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 大黑达也 ,  大塚贤一 ,  大塚真理 ,  石黑阳 ,  山田雅基

IPC: H01F27/32 ,  H01F27/28 ,  H01P1/36

Abstract: 实施方式涉及绝缘器件以及隔离器。实施方式的绝缘器件具备：第一电感器，包含设置于第一平面内的第一线圈层；第二电感器，设置于所述第一平面内，包含中心轴位于所述第一线圈层的内侧的第二线圈层，并与所述第一电感器分离；以及绝缘层，设置于所述第一电感器与所述第二电感器之间。

公开(公告)号：CN113451278A

公开(公告)日：2021-09-28

申请号：CN202010892453.5

申请日：2020-08-31

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 大塚贤一 ,  大塚真理

IPC: H01L23/64 ,  H01L23/498 ,  H01L23/552

Abstract: 实施方式的隔离器具备第一电极、第二电极、导电体和第一绝缘层。所述第二电极设置于所述第一电极之上，与所述第一电极分离。所述导电体沿着与从所述第一电极朝向所述第二电极的第一方向垂直的第一面，设置于所述第一电极及所述第二电极的周围。所述第一绝缘层设置于所述第二电极之上，包含硅、碳及氮。

公开(公告)号：CN101425525A

公开(公告)日：2009-05-06

申请号：CN200810173822.4

申请日：2008-10-29

Applicant: 株式会社东芝

Inventor： 大塚真理 ,  上条浩幸 ,  原川秀明

IPC: H01L27/146 ,  H01L23/522 ,  H01L23/532 ,  H01L21/822 ,  H01L21/768

CPC classification number: H01L27/14625 ,  H01L27/14636 ,  H01L27/14685

Abstract: 本发明涉及半导体器件及其制造方法。该半导体器件具有：包括光接收元件的半导体衬底、在该半导体衬底上形成的氧化硅膜、在该氧化硅膜上形成的多个布线层间膜、以及在最上层布线层间膜上形成的其中Si－H浓度小于N－H浓度的硅氮化物膜，其中该多个布线层间膜中的每一个都包括作为掩埋铜的结果而形成的布线层。

公开(公告)号：CN113451278B

公开(公告)日：2024-09-24

申请号：CN202010892453.5

申请日：2020-08-31

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 大塚贤一 ,  大塚真理

IPC: H01L23/64 ,  H01L23/498 ,  H01L23/552

Abstract: 实施方式的隔离器具备第一电极、第二电极、导电体和第一绝缘层。所述第二电极设置于所述第一电极之上，与所述第一电极分离。所述导电体沿着与从所述第一电极朝向所述第二电极的第一方向垂直的第一面，设置于所述第一电极及所述第二电极的周围。所述第一绝缘层设置于所述第二电极之上，包含硅、碳及氮。

公开(公告)号：CN101425525B

公开(公告)日：2011-09-14

申请号：CN200810173822.4

申请日：2008-10-29

Applicant: 株式会社东芝

Inventor： 大塚真理 ,  上条浩幸 ,  原川秀明

IPC: H01L27/146 ,  H01L23/522 ,  H01L23/532 ,  H01L21/822 ,  H01L21/768

CPC classification number: H01L27/14625 ,  H01L27/14636 ,  H01L27/14685

Abstract: 本发明涉及半导体器件及其制造方法。该半导体器件具有：包括光接收元件的半导体衬底、在该半导体衬底上形成的氧化硅膜、在该氧化硅膜上形成的多个布线层间膜、以及在最上层布线层间膜上形成的其中Si-H浓度小于N-H浓度的硅氮化物膜，其中该多个布线层间膜中的每一个都包括作为掩埋铜的结果而形成的布线层。