公开(公告)号：CN101425525A

公开(公告)日：2009-05-06

申请号：CN200810173822.4

申请日：2008-10-29

Applicant: 株式会社东芝

Inventor： 大塚真理 ,  上条浩幸 ,  原川秀明

IPC: H01L27/146 ,  H01L23/522 ,  H01L23/532 ,  H01L21/822 ,  H01L21/768

CPC classification number: H01L27/14625 ,  H01L27/14636 ,  H01L27/14685

Abstract: 本发明涉及半导体器件及其制造方法。该半导体器件具有：包括光接收元件的半导体衬底、在该半导体衬底上形成的氧化硅膜、在该氧化硅膜上形成的多个布线层间膜、以及在最上层布线层间膜上形成的其中Si－H浓度小于N－H浓度的硅氮化物膜，其中该多个布线层间膜中的每一个都包括作为掩埋铜的结果而形成的布线层。

公开(公告)号：CN101425525B

公开(公告)日：2011-09-14

申请号：CN200810173822.4

申请日：2008-10-29

Applicant: 株式会社东芝

Inventor： 大塚真理 ,  上条浩幸 ,  原川秀明

IPC: H01L27/146 ,  H01L23/522 ,  H01L23/532 ,  H01L21/822 ,  H01L21/768

CPC classification number: H01L27/14625 ,  H01L27/14636 ,  H01L27/14685

Abstract: 本发明涉及半导体器件及其制造方法。该半导体器件具有：包括光接收元件的半导体衬底、在该半导体衬底上形成的氧化硅膜、在该氧化硅膜上形成的多个布线层间膜、以及在最上层布线层间膜上形成的其中Si-H浓度小于N-H浓度的硅氮化物膜，其中该多个布线层间膜中的每一个都包括作为掩埋铜的结果而形成的布线层。